基于FPGA的可配置IIC总线接口设计

针对传统IIC总线接口的FPGA设计可重用性不高的问题,提出了一种基于FPGA的可配置IIC总线接口设计方案。该方案采用同步有限状态机设计方法和硬件描述语言Verilog HDL, 对IIC总线的数据传输时序进行模块化设计,采用Signal Tap II对设计模块进行仿真验证。实验结果表明,该设计接口作为一种主控制器接口,可实现与具有IIC总线接口的从机器件100kb/s和400kb/s的可靠数据传输。该方案具有可重用度高、可配置性强、控制灵活等优点,并已成功运用于工程实践中。     

基于VHDL的I2C总线从模式控制核设计

该文从状态机的角度,介绍一种I2C控制核的VHDL设计方法.将其嵌入到FPGA中,用于一些带有I2C总线接口的外围器件较少、对I2C总线功能要求较简单的FPGA/CPLD系统.针对I2C总线的从模式串行通信的特点,着重介绍I2C控制核的总体设计方案,详细描述其内部状态机的工作原理及设计过程,采用VHDL语言,在Quartus II软件平台中进行EDA的综合与时序仿真,并给出仿真图.     

基于FPGA的PCI局部总线控制器的Verilog实现

首先简单介绍了PCI总线接口芯片CY7C09449的特点和功能,然后提出了一种基于FPGA和CY7C09449的PCI局部总线控制器的设计方法,并详细阐述了各个模块的设计思路和功能,最后给出了该PCI局部总线控制器的时序仿真结果。仿真结果说明,采用该PCI局部总线控制器可以很方便地实现PC机和FPGA之间的数据流传输,并能很好地完成PC和FPGA间的交互通信功能。     

WISHBONE AHB BRIDGE前端设计与仿真

介绍了一种实用的WISHBONE AHB总线桥的前端设计方法.通过分析两种总线协议的信号功能和时序得到设计方法,并使用Verilog HDL语言进行了实现.使用OR1200作为主机,SRAM作为从机对总线桥进行了验证,仿真结果满足了设计要求.最后将该设计应用到实验室的SOC项目中,并在FPGA中进行了验证,取得了较好的...     

基于1553B总线协议的解码器设计和FPGA实现

文章通过对1553B总线协议的研究,结合现代EDA技术,介绍了一种使用现场可编程逻辑器件(FPGA)设计1553B总线协议用的manchesterⅡ型码解码器的方法.通过采用Verilog HDL硬件描述语言和原理图混合输入法,使设计简洁有效.通过QuartusII开发软件对设计进行了时序约束和分析,最后给出了时序仿真...     

128用户PCI桥接器的数据结构设计与性能分析

对一种支持 128 个用户的 PCI 总线桥接器电路所采用的电路结构、数据结构进行了分析,给出了总线时钟利用率和用户最大等待时间的分析公式,并在 PCI 总线规范和对电路进行时序仿真的基础上确定了公式的关键参数,给出了典型应用条件下的系统性能分析曲线。整个设计以现场可编程门阵列(FPGA)进行了功能验证。     

消息基VXI总线接口逻辑的模块化实现

VXI总线是一种在自动测试领域及其他多机互连系统中广泛应用的消息总线协议。文中分析了VXI总线协议的特点,根据该协议提供的通讯规范的可裁剪特征提出了模块化的VXI总线接口逻辑实现方法。并以此为基础在FPGA中实现了模块化的消息基VXI总线接口逻辑。通过模块化设计大大提高了设计的可继承性。为检验设计的可靠性和有效性,给出了FPGA设计生成的模拟时序,并将该设计应用于一种多DSP实时图像处理系统,使之能满足系统资源管理和各模块问的简单消息传递的需要。最后给出了实际测量的总线时序图,结果表明提出的设计方法和实现使VXI接口逻辑在模块化设计的同时也实现了协议所提供的总线带宽。     

基于FPGA的I2C SLAVE模式总线的设计

以标准的I2C总线协议为基础,基于FPGA实现一个SLAVE模式的模块通过有限状态机。本文主要介绍了SLAVE模式的特点。给出了设计的原理框图和modelsim下的行为仿真时序图。     

基于VHDL的MTM总线主模块有限状态机设计

为了能够更简洁严谨地描述MTM总线的主模块有限状态机的状态转换,同时减少FPGA芯片功耗,提高系统稳定性．文中在分析MTM总线结构和主模块有限状态机模型的基础上,基于VHDL语言采用“单进程”式对该有限状态机进行了设计。并在Quartus II开发软件中实现了对语言代码的编译及程序的时序仿真和功能仿真;通过对仿真波形图的分析验证了该状态机设计的正确性和有效性。     

基于FPGA的多通道直流电机控制器设计

设计了一种基于FPGA的多通道直流电机控制系统,充分利用FPGA并行控制的特点,采用自顶而下的设计方法,将系统划分为转速测量模块,并行控制模块,PWM生成模块,电机驱动模块。采用Verilog HDL语言实现完成了对多通道直流电机的控制。通过Quartus II自带仿真功能对系统进行时序仿真表明系统结构简单,且具有良好的功能扩展性。     

FPGA应用实例——实现I2C总线主机控制器

在以51单片机为核的小型电路设计中,没有足够的I/O端口与内部时钟中断实现I2C总线功能。本文运用VHDL语言对FPGA进行必要的编程,在不影响51单片机地址分配的同时能够将8位并行数据转化为符合I2C总线协议的串行数据,实现I2C主机控制器功能。同时,应用MaxPlus软件对设计进行时序仿真,分析设计可行性与存在的不足,该设计能够满足预定目标,拓展FPGA应用。     

基于FPGA的LPC总线转多路SPI总线设计

该文介绍了LPC和SPI总线的应用场景,以及总线协议的工作原理。通过对工作原理的研究完成了LPC总线与多路SPI总线转换方案设计,提出了基于FPGA的具体实现方法,具有逻辑清晰、灵活高效和高扩展性特点,能够实现LPC总线对SPI总线设备的多路识别和通信。最后通过仿真实验,得到了I/O读写模式下写和读的时序图,验证了设计的可靠和有效性。     

基于CPLD的通用PCI扩展总线桥设计

本文阐述了使用CPLD实现通用PCI扩展总线桥的设计方法，并且介绍了用verilog HDL语言进行PCI总线目标模块设计的方案，重点叙述了PCI扩展总线桥逻辑设计和verilog HDL实现模块的设计，最后给出了PCI扩展总线桥的仿真时序图。     

一种通过PCI总线配置FPGA的设计方法

在软件无线电领域中,系统必须具有较强的动态重构能力。这里讨论PCI协议特点和FPGA配置过程．给出一种通过PCI总线配置卡上FPGA的设计方法。硬件部分采用CPLD实现读写配置空间、PCI总线时序和FPGA配置时序,软件部分采用WinIO作为驱动程序。设计上简洁、灵活,不依赖专用PCI接口芯片,也不需要下载电缆。实践证明,这种方法便捷可靠。对PCI卡的设计具有很好的参考价值。     

基于CPLD的通用PCI扩展总线桥设计

阐述了使用CPLD实现通用PCI扩展总线桥的设计方法,并且介绍了用Verilog HDL语言进行PCI总线目标模块设计的方案,重点叙述了PCI扩展总线桥逻辑设计和Verilog HDL实现模块的设计,并给出了PCI扩展总线桥的仿真时序图.     

多DSP局部总线与VME总线的接口设计

在多DSP信号处理系统的设计过程中,开发基于标准总线的信号处理模板已经成主流设计方案。这种设计方案的难点就是局部总线到标准总线的时序转换比较复杂。在详细介绍VME总线功能特点的基础上,给出了一种在FPGA控制下实现的工业控制计算机通过VME总线与多DSP信号处理板局部总线进行通信的接口设计方案。FPGA的控制功能采用状态机工作方式实现。     

基于FPGA的自定义总线MCMB的设计与实现

针对现在对机载数据采集系统中总线技术的要求,采用Altera公司的CycloneⅢ系列FPGA EP3C40F484,在数据采集系统中实现了自定义数据采集总线MCMB的设计。通过Modelsim进行功能仿真,并利用QuartusⅡ自带的仿真软件SignaltapⅡ在FPGA上调试验证总线IP核设计的正确性。     

基于Verilog HDL语言的CAN总线控制器设计及验证

在此利用Verilog HDL设计了一款CAN总线控制器,首先根据协议把整个CAN总线控制器划分为接口逻辑管理、寄存器逻辑和CAN核心模块3个模块,然后用Verilog HDL硬件描述语言设计了各个功能模块,并使用Modelsim软件对各个模块的功能进行了仿真,最后使用FPGA芯片对设计的CAN总线控制器验证,并连接了一个包含该FPGA CAN总线控制器的4节点CAN总线网络。测试结果表明所设计的CAN总线控制器能够完成设定的功能。     

基于FPGA的冗余CAN总线通信节点设计

针对航天领域对通信系统可靠性要求高的特点,提出了基于FPGA、SJA1000和PCA82C250的冗余CAN总线通信节点设计。介绍了CAN总线冗余方式的选择原则,详细给出了采用控制器级冗余方式的通信节点硬件设计和FPGA控制程序设计,重点对SJA1000初始化流程、收发报文处理过程、SJA1000错误处理过程和链路热备份条件下的数据选择策略进行了说明。通过FPGA程序仿真,验证了收发报文时SJA1000的控制时序,进行了高低温条件下的节点传输性能测试和冗余数据处理功能测试。测试结果证明,节点工作稳定性高、实时性强,适用于航天和航空等高可靠性要求的领域。     

一种自定义SPI总线协议的设计与实现

针对某嵌入式系统中CPU访问FPGA内部数据的需求,文中提出了一种简易的自定义SPI总线协议。首先阐述了自定义SPI总线协议的信号定义以及时序关系,然后介绍该协议的帧格式定义以及实现原理。最后描述了软件实现流程以及逻辑内部仿真结果,确认该设计的正确性和可靠性。由于该协议有实现简单,硬件互连线少的优点,该总线完全可以替代传统的并行存储总线用于芯片间的数据访问。