雷达中频放大器的线性对数双特性设计

雷达数字中频接收机需要一个线性中频预放大电路和一个监测用的对数中频放大器。采用射频变压器形成输入匹配网络,采用高性能低噪声宽带差分放大器AD8350作为线性放大器件,采用双调谐回路作为选频网络,采用魔T电路构成功率分配网络,采用高动态范围宽带对数放大器AD8309作为对数放大器件,设计了一个兼具线性和对数特性的中频放大器。实验表明,该放大器中频输入输出阻抗50Ω,中心频率30 MHz,带宽4 MHz。线性通道增益为18 dB,输出动态范围达98 dB(1 dB压缩点-90 dBm和+8 dBm)。对数通道中,在输入功率为-68 dBm～-8 dBm时,对数放大器输出电压范围对应为0.19 V～2.06 V。     

用于超宽带接收机的高速低复杂度模拟自动增益控制环路

在射频接收机中,自动增益控制环路(AGC)根据接收信号幅度控制放大器增益,向后级模数转换器(ADC)提供恒定幅度的信号,以实现不同强度信号的正确接收。在超宽带(UWB)接收机中,极大的信号带宽给AGC的设计提出了挑战。本文提出了一个用于超宽带(UWB)接收机的模拟自动增益控制环路(AGC)。该AGC环路采用多级可变增益放大器(VGA)串联的放大器结构,通过峰值检测电路和模值运算电路检测输出复信号模值的峰值,和参考电位比较后反馈控制VGA的增益,从而得到恒定幅值的ADC的输入。整个电路结构简单,复杂度低。基于HJ0.18μmCMOS工艺的仿真结果表明,本文提出的AGC工作在500MHz带宽下,增益调节范围达40dB,三阶交调点为20dBm,能够满足UWB接收机的要求。     

基于TSMC 0.18μm RF CMOS工艺的1.2 GHz LNA的设计和仿真

针对射频接收机芯片中的低噪声放大器(Low-Noise Amplifier,LNA)电路在工作时要求拥有更小的噪声系数和更好的隔离度等问题,采用TSMC 0.18μm RF CMOS工艺结合共源共栅结构设计了一款低噪声放大器,在导航接收机中主要用来接收GPS L2频段信号和BDS B2频段信号。通过对器件尺寸的计算和选择,使得电路具有良好的噪声性能及线性度。利用Cadence软件中Spectre对所设计的电路进行仿真。得到仿真结果为:LNA在1.8 V电源电压下,功耗为4.28 mW,功率增益为18.51 dB,输入回波损耗为38.67 dB,输出回波损耗为19.21 dB,反向隔离度S_(12)为-46.91 dB,噪声系数(Noise Figure,NF)为0.41 dB,输入1 dB压缩点为-11.70 dBm,输入三阶交调点为-1.50 dBm。     

基于FPGA的大动态范围数字AGC的实现

数字中频接收机中,采用可变增益放大器AD603、数字可控增益放大器AD8320和FPGA实现大动态范围的数字自动增益控制（AGC）。该设计充分利用AD9220的两个指示输入信号范围的输出端口和FPGA编程同时控制可变增益放大器和数字可控增益放大器,即使用同一控制字同时控制两个增益,从而实现增大AGC动态范围,简化电子设备调试,提高接收机工作性能的目的。     

基于FPGA的大动态范围数字AGC的实现

数字中频接收机中,采用可变增益放大器AD603、数字可控增益放大器AD8320和FPGA实现大动态范围的教字自动增益控制(AGC).该设计充分利用AD9220的两个指示输入信号范围的输出端口和FPGA编程同时控制可变增益放大器和数字可控增益放大器,即使用同一控制字同时控制两个增益,从而实现增大AGC动态范围,简化电子设备调试,提高接收机工作性能的目的.     

一种2.5Gb/s CMOS宽动态范围光接收机模拟前端电路

基于55nm CMOS工艺,设计了一种具有宽动态范围的2.5Gb/s光接收机模拟前端电路。作为光接收机的输入级电路,为了获得低噪声和高灵敏度性能,跨阻放大器(TIA)基于三级反相器级联结构,同时采用双自动增益控制(DAGC)电路来扩大输入信号的动态范围。为了提高增益,引入后置放大器,包括电平转换电路和三级差分放大电路,同时利用电容简并的方法来进一步拓展带宽,最后进行缓冲器输出。测试结果表明,在误码率为10-12的情况下,光接收机的输入灵敏度为-26dBm,过载光功率为3dBm,动态范围达到29dBm。光接收机在3.3V供电电压下,电流功耗为36mA,整体芯片面积为1176μm×985μm。     

位同步输入信号的直流基线调整与AGC实现

遥测系统中,位同步器输入接收机或采编器的PCM信号,幅度为0.2~10Vp-p,码率及码型可编程.因此需设计直流基线调整与AGC电路,将不同类型输入信号调整为固定的基线及幅度.设计采用速率为105MSPS的AD9246完成ADC采样,FPGA中计算幅值及直流基线,AD5312完成基线及AGC控制信号DAC输出,运放AD8047完成直流基线平移,可变增益放大器AD603完成AGC调整,实现将不同码率码型、不同直流偏置及幅度的信号调整为1Vp-p,满足位同步采样要求.     

带AGC的CMOS光接收机前置放大器的设计

设计了一种带有自动增益控制电路（AGC）的动态范围较宽的互补型金属氧化物半导体（CMOS）光接收机跨阻前置放大器（TIA）。该放大器的工作电压为3.3V。采用0．25μm CMOS工艺库仿真，结果表明：小信号输入时，跨阻增益可达76kΩ，单端输出信号在输入信号为0dBm时为281mV。     

光纤通信端机中用的混合集成AGC信号放大模块

本文报导了140Mb/s混合集成光接收机中所使用的AGC信号放大模块研制结果。此模块为二、三、四次群光通信接收机中的功能模块。它包括主放大器输出信号的平均值检波器、控制二极管衰减器的AGC信号放大器、接收机所接收到的光电平的指示器以及PIN-FET前置放大器过载指示器。该模块采用厚膜混合集成方法将电路密封在DHM24型24引线标准膜电路绝缘子壳内。外形尺寸32.9×20.2mm~2。它体积小,可靠性高,与PIN-FET前放。AGC主放大模块连接后,在实用化的586B线路码型四次群光纤通信系统中,在误码率为10~(-9)下,接收灵敏度为-39dBm,并得到较好的眼图。     

L频段高稳梳状谱电路设计与实现

利用阶跃恢复二极管的强非线性特点,设计了一个输入信号频率100 MHz、输出信号频率0.9～ 1.4 GHz的梳状谱电路,经开关滤波器电路处理后可以实现6个单频点输出.梳状谱电路经优化设计和调试,以较低的驱动功率实现了模块高稳定输出.在-55℃～+85℃工作温度范围内、输入信号功率0～+3 dBm条件下,梳状谱电路驱动功率为20 dBm左右,测试模块输出信号功率变化小于1.5 dB,附加相位噪声劣化小于1 dB.     

用于GPS接收机的130 nm PD-SOI低噪声放大器

基于130 nm PD-SOI工艺,设计了一种用于GPS接收机射频前端的单片低噪声放大器(LNA)。利用SOI工艺特有的低噪声特性,降低了衬底耦合到电路的噪声。采用单独的带隙基准源和LDO为低噪声放大器供电,降低了电源纹波和高频噪声对放大器噪声性能的影响。测试结果表明,在3.3 V电源电压、1.575 GHz工作频率下,该LNA的噪声系数仅为1.49 dB,增益为13.7 dB,输入回波损耗S11、输出回波损耗S22均小于-15 dB,输入P1 dB为-13 dBm,IIP3为-0.34 dBm。     

基于FPGA射频接收机前端AGC系统电路的设计

基于FPGA设计了一射频接收机前端AGC系统电路。根据AGC系统电路工作和控制原理,讨论了系统设计的难点和设计方案,选取了ADL5330、A/D转换器AD5760、Xilinx virtex-6、D/A转换器DAC8760等芯片搭建设计了系统硬件电路。测试结果表明系统电路在900~990 MHz及60 d B输入动态范围内,输出信号功率能够保持在-16.5 d Bm附近,且输出功率可调。系统硬件电路具有体积轻小、高灵敏度和稳定性。     

一种应用于射频功率放大器的ALC电路设计

阐述一种电路ALC(Automatic Level Control)设计,这种电路用来连续波射频功率放大器,是一种自动电平控制电路。电路特点是衰减量可以依照输出信号的功率进行控制,对放大器的增益和输出功率进行调节。放大器工作频率范围为300kHz～1GHz,在室温条件下,当输入功率在-15dBm～15dBm范围变化时,在ALC电路控制下放大器输出功率稳定在设定功率处,降低甚至消除放大器工作条件变化对放大器特性的影响。     

一种用于UHF RFID阅读器的无电感巴伦LNA设计

设计了一款用于UHF RFID射频前端接收机的高线性度LNA。该低噪声放大器采用噪声消除技术,具有单端输入差分输出的功能,能够同时实现输出平衡,噪声消除和非线性失真抵消,具有高的线性度。该电路采用TSMC0.18μm工艺设计,芯片面积只有0.02 mm2。电源电压为1.8 V,总电流为8 mA,后仿真结果增益为19.2 dB,噪声因子为2.5 dB,输入1 dB压缩点为-5.2 dBm。     

155Mb/s光通信用CMOS自动增益控制跨阻前置放大器

采用华润上华的0.6μm标准CMOS工艺设计了一种应用于光纤通信系统STM-1速率级别的自动增益控制(AGC)跨阻前置放大器.为了扩展输入动态范围,采用自动增益控制技术监控输入电流中与电流幅度成正比的直流分量的变化.当输入信号过大时,降低电路的跨阻增益,从而避免输出波形出现严重失真.通过分析电路中几个主要元件对等效输入噪声电流的贡献,给出了噪声性能优化的方法.测试结果表明,在5V电源电压下,小信号时电路差分跨阻增益达到91.7dBΩ(38.5kΩ),-3dB带宽125MHz,最大输入光功率0dBm,平均等效输入噪声电流谱密度为4.8pA.功耗为180mW.芯片面积为0.7×0.4mm².     

一种接收前端三级低噪声放大器的设计

针对单片雷达接收机中对低噪声放大器（LNA）的要求,采用CMOS0．18,um工艺设计了一个三级级联的镜像抑制低噪声放大器。通过在低噪声放大器中接入限波滤波器,实现对镜像信号的衰减,从而减小了后端混频器电路的设计难度。在ADS中对设计的放大器仿真,其结果为：最大供电电压为5V情况下,信号频段为3．0～3．2GHz,中频输出为225MHz,功率增益≥31dB,噪声系数（FN）≤O．5dB,1dB点的输入／输出功率分别为-19．5dBm和11．5dBm,对镜像信号的抑制度达22dB。     

应用于10Gb/s光接收机的全差分CMOS跨阻前置电路设计

设计了一种的低成本、低功耗的10 Gb/s光接收机全差跨阻前置放大电路。该电路由跨阻放大器、限幅放大器和输出缓冲电路组成,其可将微弱的光电流信号转换为摆幅为400 mVpp的差分电压信号。该全差分前置放大电路采用0.18 m CMOS工艺进行设计,当光电二极管电容为250 fF时,该光接收机前置放大电路的跨阻增益为92 dB,-3 dB带宽为7.9 GHz,平均等效输入噪声电流谱密度约为23 pA/(0~8 GHz)。该电路采用电源电压为1.8 V时,跨阻放大器功耗为28 mW,限幅放大器功耗为80 mW,输出缓冲器功耗为40 mW,其芯片面积为800 m1 700 m。     

A Low Noise,1.25Gb/s Front-End Amplifier for Optical Receivers

设计并实现了一种基于TSMC 0.25μm CMOS工艺的低噪声、1.25Gb/s和124dBΩ的光接收机前端放大器.跨阻放大器设计采用了有源电感并联峰化和噪声优化技术,克服了CMOS光检测器大寄生电容造成的带宽不够的问题.测试结果表明,在2pF的寄生电容下,前端放大器工作速率达到了1.25Gb/s,在光功率为-17dBm的光信号输入下得到了清晰的眼图.芯片采用3.3V电压供电,功耗为122mW,差分输出电压幅度为660mV.     

弹载跟踪接收机(VTR)相干自动增益控制(AGC)的噪声分析

5.1 引言 VTR采用了相干的AGC,以便当进入跟踪装置的第一混频器的信号电平高于-85dBm时,使进入载波和测距环路的鉴相器的信号电平尽可能保持接近不变,如图5.1所示。当输入信号超过-85dBm及AGC正常工作以后,在有增益控制的中频放大器后面的限幅器起线性放大器的作用。因在这些信号电平内无限幅,故AGC引起的任何噪声都会加到鉴相器去。本文的目的,是对这种噪声影响进行估算。     

低噪声1.25Gb/s光接收机前端放大器

设计并实现了一种基于TSMC 0.25μm CMOS工艺的低噪声、1.25Gb/s和124dBΩ的光接收机前端放大器.跨阻放大器设计采用了有源电感并联峰化和噪声优化技术,克服了CMOS光检测器大寄生电容造成的带宽不够的问题.测试结果表明,在2pF的寄生电容下,前端放大器工作速率达到了1.25Gb/s,在光功率为-17dBm的光信号输入下得到了清晰的眼图.芯片采用3.3V电压供电,功耗为122mW,差分输出电压幅度为660mV.