形式化方法B的证明技术

用形式化方法开发软件是提高软件可靠性和开发效率并实现其自动持从规约到实现的全过程开发工作.本文介绍了B方法的分层开发与证明过程,针对构造AM以及对他进行精化和实现过程中的类型检查、证明义务进行了重点分析,最后通过具体应用说明了B方法的证明技术在实践中的有效性.     

微内核架构内存管理的形式化设计和验证方法研究

由于巨大的规模和复杂性,操作系统的设计和实现的正确性很难用传统的定量方法来描述.本文阐述对微内核操作系统的形式化设计和验证的方法.在汇编层利用非确定性自动机对系统进行形式化建模,并使用Hoare三元组描述模块接口函数的前后置条件,作为函数正确性的定义.以实现的VSOS（Verified Secure Operating System）内存管理模块为例,在Isabelle/HOL定理证明器环境中对建立的内存管理模型和系统行为的操作语义进行形式化描述,并对内存管理模块的设计和实现的正确性进行验证.结果表明,这一方法是可行的和高效的.     

基于ACSL的密码软件形式化验证方法

在分析通用软件形式化验证方法的基础上,这里设计提出了一种专门针对密码软件安全性的形式化验证方法。该方法采用ACSL（ANSI/ISO C Specification Language）语言对密码软件的安全性进行形式化描述,并采用自动证明与辅助证明相结合的方法,能够对软件的实现是否满足了对安全性至关重要的一些密码学特性进行有效验证。还以一个开源openssl实现中RC4算法的软件实现部分为例,给出了对其保险性进行验证的过程与步骤,结果表明了该方法的有效性。     

硬件电路的属性说明语言

传统的对系统功能规范说明都是采用自然语言,这种说明形式一般都是比较含糊的,并且由于缺乏标准的机器可执行代码而无法进行验证.本文介绍的属性说明语言（PSL）是一种易于读写、语法精简、语义严格清晰、表达能力强大、机器可执行的标准硬件设计属性说明语言.并对他在Modelsim SE 6.0仿真工具中的使用做了具体的介绍.     

无线传感器的安全定位多点验证协议的形式化方法研究

目前,无线传感器网络的定位的主要是目标是在敌对环境中不受干扰.由于无线传感器网络定位的主要应用都需要在安全的定位结果下才能正常工作,对无线传感器的定位主要研究是集中在能够正常定位的前提下,对安全定位研究较少.本文首先介绍多点验证协议,并用形式化方法对其距离验证协议展开研究,然后验证距离验证协议在WSN的SPINE安全定位算法中能够进行定位,并验证其安全性.     

用例模型的Z语言形式化描述方法

以UML用例模型为主要研究对象,通过对UML用例模型概念和Z抽象符号的分析,采用Z形式化语言对用例模型建模元素的抽象语法和语义进行形式化的描述,提出了用例模型到Z形式语言的映射规约,并建立了UML用例模型图到Z形式规约的映射与转换机制。     

基于FSM的时序电路测试生成探析

针对时序电路的结构特点,以有限状态机的状态转换和一致性测试分析为依据,通过采用转换故障模型来实现时序电路的功能测试生成.发现使用VHDL语言和EDA工具软件能很快实现由时序电路到有限状态机的转换,同时可得到时序电路的稳定状态及其有效可及状态.结果表明此方法可实现转换故障的测试生成,是一种研究时序电路功能测试生成的有效方法.     

基于B方法的电梯控制系统形式化研究

B方法是一种新的形式化方法,使用B方法开发软件可有效提高软件的可靠性、可复用性和开发效率.文中使用B方法对电梯控制系统建立了抽象机模型并对其进行活性证明,自动生成相应软件,提高了电梯控制系统的可靠性和稳定性.     

A Method of Formal Verification of Cryptographic Circuits

In this letter we report the formal verification of encryption and decryption circuits. After we describe algebraically a simple modular arithmetic circuit at both function and logic levels, we apply the symbolic manipulation of Mathematica.     

An Algebraic Approach to Formal Verification of Microprocessors

In this letter we report the formal verification of microprocessors. After we describe algebraically a bit-sliced microprocessor at both function and logic levels, we apply the symbolic manipulation of Mathematica.     

一种用于密码协议形式化验证的简单逻辑

给出了一个可用于密码协议形式化验证与设计的简单逻辑.该逻辑采用抽象的通道概念表示具有多种安全特性的通信链路,可在比现有认证逻辑的更抽象的层次上对协议进行处理.     

基于时序特征的三值施密特电路设计原理

本文分析了三值施密特电路工作过程中的时序特征,并利用时序电路的设计方法,提出三值施密特电路的设计方案,ＰＳＰＩＣＥ模拟证明了所设计的电路具有正确的施密特电路特性。     

基于布尔可满足性的逻辑电路等价性验证方法

提出了基于布尔可满足性(Boolean Satisfiability,SAT)的逻辑电路等价性验证方法。这一验证方法把每个电路抽象成一个有穷自动机(FSM),为两个待验证的电路构造积机,把等价性验证问题转换成了积机的断言判定问题。改进了Tseitin变换方法,并将其用于把电路约束问题变换成(Conjunctive Normal Form,CNF)公式。之后则用先进的CNF SAT求解器zChaff判定积机所生成的布尔公式的可满足性。事例电路验证说明了该方法的有效性。     

云计算虚拟环境的形式化安全验证

云计算是一种新兴的计算、存储资源使用模式,由于具备低成本、高效率等优点,得到了业界的广泛应用,但安全性仍然是云计算推广最大的障碍之一。虚拟化作为云计算的关键技术,其安全水平直接影响云环境的安全性,目前对云计算虚拟环境多采用传统的覆盖式验证方法,无法彻底解决正确性问题。文中通过结合形式化方法中的模型检测技术,经过配置采集、需求分析和性质检测3个阶段对虚拟化安全性质进行高覆盖率验证,提供了一种对云计算环境进行安全评估的可行思路。     

同步时序逻辑电路设计步骤研究

通过对时序逻辑电路设计部分教学过程的设计步骤分析研究,强化了原始状态的确定在设计过程中的重要性,在清晰设计思路,强化时序逻辑电路经典的设计方法的同时,补充了与实践应用相关的设计实例,完善了时序逻辑电路的设计步骤。     

Sequential Circuits with Combinational Test Generation Complexity under Single-Fault Assumption

We show that the test generation problem for all single stuck-at faults in sequential circuits with internally balanced structures can be reduced into the test generation problem for single stuck-at faults in combinational circuits. In our previous work, we introduced internally balanced structures as a class of sequential circuits with the combinational test generation complexity. However, single stuck-at faults on some primary inputs, called separable primary inputs, corresponded to multiple stuck-at faults in a transformed combinational circuit. In this paper, we resolve this problem. We show how to generate a test sequence and identify undetectability for single stuck-at faults on separable primary inputs.