DVD影碟机电路结构与检修程序

<正> 一、电路结构与工作原理 DVD影碟机(下称DVD机)集光学、机械、电子等技术于一体,与VCD影碟机一样,既包含信号拾取与处理系统,又有机械运行与伺服系统,还有显示与遥控及其输出系统。DVD影碟机包括光头及机械单元、伺服与CD-DA处理器、微处理器、RF放大器、数据处理器、解密器、单频视频处理器、电源系统以及音视频输出单元等,其电路结构如图所示(以新科DVD-850型机为例)。 现根据DVD机的主要信号处理系统来叙述其原理。DVD机的主要信号处理系统包括碟片读取信号系统,RF信号程序流信号系统,MPEG2解码后图像信号和音频信号系统,D/A转换后图像信号和音频信号系统,伺服信号系统,微处理器控制信号系统,操作、显示信号系统,电源系统。     

一种嵌入式流媒体播放器VCR控制的设计与实现

提出一种嵌入式流媒体播放器VCR控制的设计和实现方案，主要对控制文件的生成方法、系统工作原理、网络传输机制、QoS控制机制进行介绍。     

DVD影碟机伺服电路的分析与检修(中)

<正> 三、跟踪伺服 跟踪伺服又称循迹伺服,它的作用是在光碟偏心或外来振动时保持激光束对信迹进行扫描,亦即保证激光束在播放过程中始终照射在光碟的信号轨迹上。实际上它与进给伺服协同工作来完成信迹跟踪任务。跟踪伺服使激光头作左右移     

DVD影碟机伺服电路的分析与检修(上)

<正> 在DVD影碟机中,为保证激光头准确地拾取光碟上的信息,既要使聚焦、寻迹准确,又要使主导轴运转平稳(按恒线速运转),还要使激光管的发射光束强度相对恒定,必须设置相应的机构来进行自动控制。于是,伺服系统便成为其必不可少的核心电路,它既是系统控制的主干,又是各工作执行部分与微处理器联系的中心环节。 DVD影碟机的伺服电路,包括激光功率控制(简称APC)、 聚焦伺服、跟踪伺服、进给伺服、主导轴伺服以及数据再生系 统。这些伺服电路与CD、VCD机的相应电路有共同之处,即作用和原理相类似,又有不同之处,即电路程式不大相同。为使 大家对其电路与工作原理有较清楚的了解,现结合实际电路 (新科850型DVD机)对其进行分析,并介绍故障检修逻辑。     

DVD影碟机伺服电路的分析与检修(下)

<正> 五、主导电机伺服 由于光盘内圈为500转/分钟,而外圈则为200转/分钟,光盘转速在整个播放过程中要变化2.5倍,而且要求其线速度不变,即保证在恒线速(CLV)中进行播放,就必须使主导电机进行无级变速,使光盘信息纹与激光头之间的相对运动速度恒定,因此对主导电机进行伺服控制,以保证其正确变速和精确运转。主导电机伺服由同步检出、相     

一种嵌入式流媒体播放器VCR控制的设计与实现

提出一种嵌入式流媒体播放器VCR控制的设计和实现方案,主要对控制文件的生成方法、系统工作原理、网络传输机制、QoS控制机制进行介绍.     

一种嵌入式流媒体播放器VCR控制的设计与实现

提出一种嵌入式流媒体播放器VCR控制的设计和实现方案 ,主要对控制文件的生成方法、系统工作原理、网络传输机制、QoS控制机制进行介绍     

居家艺术的新宠 艺术型DVD影碟机巡礼

如果谁要研究家用影碟机的进化历程，那肯定可以写很厚的一本编年册。从录像机到LD，再到VCD、SVCD和DVD……功能是越来越强，效果 是越来越好、外形也是越来越小。特别是近几年DVD影碟机大行其道，支持播放MP3音乐光盘、MPEG 4的影碟等功能也大大丰富了DVD的实用性。不过，虽然功能有了很大的进步，但是DVD影碟机的造型却没有太多的变化。简单的方块金属、     

基于H.265的流媒体播放器的研究与设计

基于网络视频监控系统对降低传输带宽和减少存储空间的需求。本文设计了一种基于H.265的流媒体播放器,深入分析了该流媒体播放器的设计需求和组成部分。该流媒体播放器主要分为数据接收层、数据处理层、数据解码层、数据显示层四个部分,能够完成实时视频的采集以及解码显示。实验结果表明,H.265标准的视频压缩性能相比于H.264将近提升了一倍,极大地降低传输带宽并且减少存储空间。     

一种基于B/S结构的嵌入式VOD系统的设计与实现

简要概括了目前嵌入式视频点播系统的现状及存在的问题,具体阐述了整个嵌入式VOD系统中机顶盒的软硬件结构设计、所采用的B／S模式以及VOD系统的性能指标。     

DVD视盘播放设备

概述了DVD视盘及其播放设备（DVD视盘机）的一些基本概念,重点介绍了DVD视盘机的硬件和软件系统。     

基于Linux的流媒体传输基于Linux的流媒体传输

实时传输协议RTP在单点传输的网络服务上,提供端对端的网络传输功能,适合传输音视频、仿真数据。本文主要介绍了基于H．264的,在Linux下的实时传输系统构建的方法和步骤,以及RTP实时传输协议和H．264编码的视频源。     

基于FFMPEG的多路流媒体播放器的设计与实现

流媒体播放器的诞生实现了人们在互联网上看电视的梦想,改变了传统互联网只能表现文字和图片的缺陷;文章利用H.264的开源解码库FFmpeg和微软的DirectX音视频显示技术,设计了一个可应用于视频点播和视频监控系统客户端的多路解码流媒体播放器。首先介绍了媒体播放器的设计,然后介绍了其实现,该流媒体播放器软件分为数据接收、解复用、解码和显示播放四个模块,四个模块通过接口调用进行交互,实现16路画面同时播放。     

流媒体技术在电子商务活动中的应用

流媒体技术支持电子商务活动中大数据量的信息流的流式传输．提高了信息流的畅通。流媒体技术可支持数字商品及商务决策信息的流式传输与发布。本文分析了基于网络的流媒体信息分发技术．归纳了流媒体技术在电子商务活动中的应用类型．构建了流媒体技术在电子商务活动中应用机制的基本模型。     

基于HLS的流媒体播放系统的设计与实现

HTTP Live Streaming（简称HLS）是苹果公司提出的移动流媒体协议,广泛应用于传统和移动互联网多媒体应用.在对HTTP Live Streaming协议进行研究的基础上,结合HTML5一些新的特性,给出了一种在iOS设备上基于HTTP Live Streaming的流媒体播放系统的部署方案.结合实际部署的效果,探讨了该协议的特点和当前情况下存在的一些不足.     

视频网络直播与流媒体的融合

简单介绍了流媒体技术，并设计出了一个以该技术为内核的视频网络直播平台，它能够实现校园教学网络实时直播授课，校园文化活动网络直播等功能，并通过模拟试验的数据，对系统的性能进行了评价。     

中国移动云视讯媒体质量优化系统设计

随着网络的迅猛发展,视频会议在人们办公中的应用越来越广泛,然而网络自身的固有特性在不同场景下的网络状态波动较大,网络质量不可控,为解决上述网络问题,中国移动云视讯提出媒体质量优化技术,采用媒体优化网关,通过优化协议加速解决跨网络丢包与各品牌终端抗丢包率不一致的问题,实现平台统一及终端融合的目标。     

Customization of an embedded RISC CPU with SIMD extensions for video encoding: A case study

This work presents a detailed case study in customizing a configurable, extensible, 32-bit RISC processor with vector/SIMD instruction extensions for the efficient execution of block-based video-coding algorithms utilizing a proprietary co-design environment. In addition to the default Full-Search motion estimation of the MPEG-2 Test Model 5, fourteen fast ME algorithms were implemented in both scalar and vector form. Results demonstrate a reduction of up to 68% in the dynamic instruction count of the full search-based encoder whereas the fast motion estimation algorithms achieved a reduction in instruction count of nearly 90%, both accelerated via three 128-bit vector/SIMD instructions when compared to the scalar, reference implementation of the standard. We address in detail the profiling, vectorization and the development of these vector instruction set extensions, discuss in depth the implementation of a parametric vector accelerator that implements these instructions and show the introduction of that accelerator into a 32-bit RISC processor pipeline, in a closely-coupled configuration.