8GHz双栅FET上变频器

本文阐述了双栅FET的变频原理。通过对南京固体器件研究所WC52型双栅FET直流特性及微波“s”参数的分析,叙述了直流工作点的选择和微波匹配电路的设计。 研制了上变频器,并已用于8GHz无人值守微波中继机中。连同前置匹配放大器获得如下性能:输出频率8059.02±20MHz,输入频率140±20MHz,本振频率为8199.02MHz,增益22dB,1dB增益压缩点输出电平+4dBm,1dB压缩点处三阶交调产物为-23dBc。     

DC～2GHz的GaAs单片反馈放大器

在低频FET放大器中,电阻反馈是一种卓有成效的方法,采用这种方法能同时获得好的超宽带增益平坦度和输入、输出电压驻波比。与简单的匹配电路相结合,这种电阻反馈电路可以设计通用目的实用放大器,其芯片面积要比用通常的匹配技术的芯片面积小得多。本文所描述的电路芯片面积为1.5×1.5mm,频率为5MHz～2GHz,增益为10dB±1dB,极好的输入和输出电压驻波比,饱和输出功率大于+20dBm。最小噪声偏置下的噪声系数近似2dB,相关增益为9dB。     

2.4GHz无线传感器网络SoC芯片上混频器的设计

介绍了一种采用SMIC 0.18μm RFCMOS 工艺,设计了一种应用于2.4GHz无线传感器网络SoC芯片的射频发射机上混频器模块电路单元,其中转换增益为-6.3 dB,输入1 dB压缩点为-4.6 dBm.工作电压为1.8 V,功耗为5.4 mW,工作频率范围为2.4～2.483 5 GHz,工作温度范围为-20～+80℃低功耗的上混频器.上混频器芯片的面积为0.56 mm2.     

宽带单片低噪声反馈放大器

研制了0.6～6GHz单片GaAs FET低噪声反馈放大器。在该频带内,放大器芯片具有6dB增益,4dB左右的噪声系数。在1/2I_(ds)下,获得增益8dB,1dB增益压缩点为21dBm。以目前正在研制的1～10GHz两级单片芯片为例,讨论了这种放大器的设计,该放大器还可以进行级联,获得的总增益最高为50dB左右,纹波±1.5dB。     

4～20GHz超宽带低噪声放大器单片电路

采用分布式放大器设计原理,基于GaAs PHEMT低噪声工艺技术,研制了一款超宽带低噪声放大器单片电路。该款放大器选用分布式拓扑结构,由五级电路构成,为了进一步提高分布式放大器的增益,在每一级又采用了两个场效应晶体管(FET)串联结构。放大器采用了自偏压单电源供电,因为每级有两个FET串联,自偏压电路更为复杂,通过多个电阻分压的方式确定了每个FET的工作点。测试结果表明,该放大器在频率4～20 GHz内,增益大于14 dB,噪声系数小于3.0 dB,增益平坦度小于±1.0 dB,输入驻波比小于1.5∶1,输出驻波比小于1.8∶1,1 dB压缩点输出功率大于10 dBm。放大器的工作电压为8 V,电流约为50 mA,芯片面积为2.0 mm×2.0 mm。     

新品发布

RF VGA提供增益和功率控制单片射频(RF)可变增益放大器或衰减器(VGA)能提供1MHz～3GHz宽频带具有以dB为单位呈线性60dB增益控制范围,集成了宽带放大器和衰减器,具有60dB动态增益和衰减范围(大约+20dB增益和-40dB衰减),22dBm输出功率水平(1dB压缩点),在1GHz频率和8dB噪声系数下具有+31dBm输出三阶截点。ADIhttp://www.analog.com具有超低抖动的时钟AD951x系列时钟分配芯片集成了低相位噪声的PLL频率合成器内核、可编程分频器和可调延迟单元电路。器件具有亚皮秒抖动的低相位噪声时钟输出,LVPECL时钟输出达800MHz,附加抖动小…     

0.1 GHz～18 GHz单电源宽带低噪声放大器

基于GaAs增强型pHEMT工艺,设计了一款单电源供电、工作频率覆盖0.1 GHz～18 GHz单片集成宽带低噪声放大器芯片。在同一芯片上集成分布式低噪声放大器和有源偏置电路,通过有源偏置电路为分布式放大器提供栅压实现放大器单电源供电。在片测试结果表明,放大器在+5 V工作电压下,工作电流60 mA,在0.1 GHz～18 GHz工作频段范围内实现小信号增益18 dB,输出P1 dB（1 dB压缩点输出功率）典型值12 dBm,噪声系数典型值2.5 dB。放大器的芯片尺寸为2.4 mm×1.0 mm×0.07 mm。     

S 频段pHEMT 双通道低噪声放大器芯片的设计

采用GaAs 0.13μmp HEMT MMIC流片工艺设计和制作了一种S频段双通道低噪声放大器芯片,芯片内部集成了两个低噪声放大器通道、一级单刀双掷(SPDT)开关和一个晶体管-晶体管逻辑(TTL)电平转换电路。低噪声放大器电路采用一级共源共栅场效应管(Cascode FET)结构实现,使其具有比单管更高的增益,简化了芯片拓扑,降低了芯片设计难度。经流片测试,在1.9~2.1GHz的工作频带内,芯片噪声系数优于1.4dB,增益大于22.5dB,输入驻波优于1.8,输出驻波优于1.4,输出1dB压缩点(P1dB)为10dBm。大量芯片样本在片测试统计数据表明该低噪声放大器成品率大于90%,性能指标优于目前同类商业芯片指标。     

基于0.18 μm CMOS工艺的2.4/5.2 GHz双频段LNA的设计

采用0.18 μm CMOS工艺,实现了双频段低噪声放大器设计.通过射频选择开关,电路可以分别工作在无线局域网标准802.11g规定的2.4 GHz和802.11a规定的5.2 GHz频段.该低噪声放大器为共源共栅结构,设计中采用了噪声阻抗和输入阻抗同时匹配的噪声优化技术.电路仿真结果表明:在2.4 GHz频段电路线性增益为15.4 dB,噪声系数为2.3 dB,1 dB压缩点为-12.5 dBm,IIP3为-4.7 dBm;5.2 GHz频段线性增益为12.5 dB,噪声系数为2.9 dB,1 dB压缩点为-11.3 dBm,IIP3为-5.5 dBm.     

基于0.35µm SiGe BiCMOS工艺的2.4GHz功率放大器

本文报道了基于0.35µm SiGe BiCMOS工艺的2.4GHz功率放大器的设计。为了降低PCB上的寄生效应,提高电路稳定性和增益,设计了带台面的金属板使芯片通过台面接地而避免通过PCB过孔接地。另外,输出匹配网络中采用了低通匹配形式,提高了电路的线性度和功率输出能力。在2.4GHz,测得1dB压缩点输出功率为15.7dBm,线性增益为27.6dB,S11和S22分别低于-7dB和-15dB。     

应用于WiFi6的新型高线性度功率放大器设计

针对WiFi 6的设备需求,设计了一款工作在5.15 GHz～5.85 GHz的高线性度砷化镓异质结双极型晶体管射频功率放大器。为了保证大信号和高温下功率管静态工作点的稳定性,采用了一种新型有源自适应偏置电路。对射频功率检测电路进行了设计和改进,有效降低了射频系统的功耗。针对各次谐波分量产生的影响,对输出匹配网络进行了优化。仿真结果表明：该射频功率放大器芯片小信号增益达到了32.6 dB;在中心频率5.5 GHz时1 dB压缩点功率为30.4 dBm,功率附加效率超过27.9%;输出功率为26 dBm时,三阶交调失真低于-40 dBc。实测数据表明：小信号增益大于31.4 dB;5.5 GHz时1 dB压缩点功率为29.06 dBm;输出功率为26 dBm时,三阶交调失真低于-30 dBc。当输出功率为20 dBm时,二次三次谐波抑制到-30 dBc和-45 dBc。     

应用于EoC芯片的1.2 GHz/2 GHz/2.4 GHz三频段上混频器

采用0.13 μm RF CMOS工艺,设计了一款可应用于EoC收发芯片的三频段上混频器,通过改变接入并联LC负载谐振网络中电容的值,使电路分别工作在1.2 GHz,2 GHz,2.4 GHz频段。在3.3 V电源电压下,1.2 GHz,2 GHz,2.4 GHz频段上,总电流为35.1 mA;单边带(SSB)电压转换增益分别为3.77 dB,4.97 dB,4.78 dB;输出1 dB压缩点分别为-0.22 dBm,0.78 dBm,0.5 dBm;噪声系数分别为5.13 dB,5.76 dB,6.67 dB。通过控制输入跨导级的偏置实现混频器的开启和关断,上混频器的开启时间为200 ns,关断时间小于100 ns。     

一种2.4 GHz全集成SiGe BiCMOS功率放大器

针对2.4 GHz 802.11 b/g无线局域网(WLAN)的应用,该文设计了一种单片全集成的射频功率放大器(PA)。由于在自适应偏置电路中采用异质结晶体管(HBT)和电容构成的简单结构提高PA的线性度,因此不增加PA的直流功耗、插损和芯片面积。在基极偏置的DC通路中采用电阻负反馈实现温度稳定功能,有效避免热崩溃的同时不引起射频损耗。采用了GRACE 0.18mSiGe BiCMOS 工艺流片,芯片面积为1.56 mm2,实现了包括所有偏置电路和匹配电路的片上全集成。测试结果表明,在2.4-2.5 GHz工作频段,PA的小信号S21增益达23 dB,输入回波损耗S11小于-15 dB。PA的 1 dB 输出压缩点的线性输出功率为19.6 dBm,功率附加效率为20%,功率增益为22 dB。     

基于0.18μm SiGe BiCMOS工艺的高线性射频功率放大器

采用0.18 μm SiGe BiCMOS工艺,设计应用于无线局域网(WLAN )802.11b/g 2.4 GHz 频段的Class AB 射频功率放大器.该放大器采用两级放大结构,具有带温度补偿的线性化偏置电路.仿真结果显示:电路的输入匹配S11小于-13 dB,输出匹配S22小于-20 dB,功率增益达27.3 dB,输出1 dB压缩点为23 dBm, 最大功率附加效率(PAE)为21.3%;实现了匹配电路、放大电路和偏置电路的片上全集成,芯片面积为1 148 μm×1 140 μm.     

A 3.4-3.6 GHz power amplifier in an InGaP/GaAs HBT

报道了基于InGaP/GaAs HBT工艺的3.4-3.6GHz功率放大器芯片的设计。针对片外和片内寄生因素引起的谐振点偏移、匹配变差、增益降低等问题,通过优化设计片外匹配电路以及设计输入匹配的片外调整电路,最终取得了较高的增益以及良好的匹配状态。电路测试结果为：在Vcc为4.3V以及Vbias=3.3V下,3.4GHz处的1dB压缩点输出功率达到27.1dBm以上,相应的PAE为25.8%,二次谐波和三次谐波抑制比分别达到了-64dBc和-51dBc。在3.4-3.6GHz频段内,增益大于28dB, S11<-12.4dB,S22<-7.4dB,达到了设计要求。     

8GHz带有RC稳定网络的AlGaN/GaN HEMTs内匹配功率合成放大器的设计

设计了工作在8GHz的基于AlGaN/GaN HEMTs的内匹配功率合成放大器.输入和输出匹配电路制作在0.381mm厚的氧化铝陶瓷基片上,为了提高整个电路的稳定因子K,在电路输入端增加了片上RC有损网络.在8GHz测出连续波1dB压缩点时的输出功率为P1dB=43dBm（20W）,线性增益7.3dB,最大PAE为38.1%,合成效率达到70.6%.     

2~20GHz GaAs超宽带杂谱抑制单片低噪声放大器

基于0.15μm GaAs PHEMT低噪声工艺,采用二种不同的电路结构——分布式和负反馈,研制了两种超宽带低噪声放大器芯片,两种芯片都达到了2~20GHz的超宽带要求。两款芯片均使用单电源+5V自偏置供电。分布式低噪声放大器芯片的典型增益为17dB,典型噪声系数为2.5dB,输入驻波≤1.6,输出驻波≤1.9,1dB增益压缩输出功率≥14dBm,电流≤75mA;负反馈低噪声放大器芯片的典型增益≥20dB,典型噪声系数≤3.0dB,输入输出驻波≤2.1,1dB增益压缩输出功率≥14dBm,电流≤60mA。用探索到的杂谱抑制理念,设计的两种放大器在全频带、全温(-55~+125℃)、大小信号输入下均未见到杂波,成功解决了国外同类产品HMC462在低温(-55℃)下存在杂散的严重问题。     

2～20GHz分布式单片放大器设计

介绍了一种采用0.15μm GaAs PHEMT工艺设计加工的2～20 GHz宽带单片放大器,为了提高电路的整体增益和带宽,在设计电路时采用两级级联分布式结构。此种电路结构不仅能够增加整体电路的增益和带宽,还可以提高电路的反向隔离,获得更低的噪声系数。利用Agilent ADS仿真设计软件对整体电路的原理图和版图进行仿真优化设计。后期电路在中国电子科技集团公司第十三研究所砷化镓工艺线上加工完成。电路性能指标:在2～20 GHz工作频率范围内,小信号增益>13.5 dB;输入输出回波损耗<-9 dB;噪声系数<4.0 dB;P-1>13 dBm。放大器的工作电压5 V,功耗400 mW,芯片面积为3.00 mm×1.6 mm。     

超宽带高功率高增益放大器芯片设计

介绍了一种基于HEMT工艺的高增益、高功率宽带单片微波集成电路功率放大器芯片。该芯片采用六个三堆叠式晶体管管胞构成非均匀分布式放大器结构,可获得高增益和高功率输出能力。在0.1～20 GHz超宽带频率范围内,该芯片增益为19±1.5 dB,功率输出能力为38 dBm,尺寸为2×3.1 mm²。同时,该芯片可以覆盖到更低频段(接近DC工作范围),当采用两个0.22 μH的锥形电感作为偏置扼流圈时,这个放大器的芯片可以向下拓展到1 MHz并且具备21 dB增益。     

基于GaAs pHEMT的1.0～2.4 GHz放大衰减多功能芯片

基于0.25 μm GaAs赝高电子迁移晶体管(pHEMT)工艺,研制了一种1.0～2.4 GHz的放大衰减多功能芯片,该芯片具有低噪声、高线性度和增益可数控调节等特点。电路由第一级低噪声放大器、4位数控衰减器、第二级低噪声放大器依次级联构成,同时在片上集成了TTL驱动电路。为获得较大的增益和良好的线性度,两级低噪声放大器均采用共源共栅结构(Cascode)。测试结果表明,在1.0～2.4 GHz频带范围内,该芯片基态小信号增益约为36 dB,噪声系数小于1.8 dB,输出1 dB压缩点功率大于16 dBm,增益调节范围为15 dB,调节步进1 dB,衰减RMS误差小于0.3 dB,输入输出电压驻波比小于1.5。其中放大器采用单电源+5 V供电,静态电流小于110 mA,TTL驱动电路采用-5 V供电,静态功耗小于3 mA。整个芯片的尺寸为3.5 mm×1.5 mm×0.1 mm。