基于FT245BM和FPGA的数据采集设计

基于FT245BM和FPGA设计了一个高速数据采集系统。主控制器采用MCU和FPGA,MCU通过串口接收PC机打包发送的命令,通过主控模块控制AD采集信号,在FPGA中形成数据流,并通过USB总线传输给PC机。此设计简化了USB通信,提高了软件编写效率,减少了电子元器件的使用。经过PC机软件测试,PC机采集到的数据和原输入数据变化趋势基本一致,符合设计要求。     

基于USB接口数据采集卡的设计与实现

提出了一种基于USB和FPGA的高性能数据采集设计方案并详细介绍了其软硬件实现方法。USB12016采集卡包括模拟输入、A／D转换、数据缓存、FPGA控制电路和USB总线接口等,在一张卡上实现了8通道模拟信号调理、采集、处理,并可实现多卡同步触发采集。     

基于FPGA 的高速数据采集系统设计

为了实现高速、连续采样的数据采集系统,介绍了一种基于FPGA 的高速数据采 集系统的构成及技术实现。采用FPGA 作为主控制器,USB2. 0 协议标准传输数据,设计了数 据采集系统的硬件电路,包括模拟信号滤波整形电路,高速AD 接口电路,USB 接口电路等, 实现了对数据的高速连续采集。设计了系统应用软件,包括数据采集板的FPGA 程序和USB 固件程序,上位机应用软件等。实验测试结果表明,系统结构灵活,性价比高,抗干扰能力 强,各项指标均已达到了设计时的要求,具有广泛的实用性。     

基于FPGA的主从式高速数据采集与传输系统

针对数据采集系统有信号形式多样、实时传输和灵活配置的要求,介绍了一种基于FPGA的数据采集和传输系统,以及系统数字电路的程序设计.该系统以现场可编程逻辑阵列(FPGA)作为数据采集、预处理、组帧和传输的控制核心,通过低速串口接收控制命令,以高速USB接口向控制台发送采集数据帧,设计了数字FIR滤波器滤除采集电路的信号干...     

基于FPGA的数据采集系统的设计

介绍了一种用于汽车姿态测量的数据采集系统的设计,该系统基于FPGA+USB架构,采用FPGA控制整个系统的采集时序,USB芯片作为数据采集通道,上位机完成姿态解算和数据显示功能.     

基于NIOS II处理器的USB双向数据传输系统

介绍了一种双向数据传输系统设计方案和实现方法,采用USB2.0接口芯片CY7C68013A与FPGA相结合构建硬件系统,FPGA内嵌NIOS Ⅱ软核处理器负责数据处理;系统通过USB接口向上传输数据到上位机,结合基于VC++开发的数据传输控制软件平台,发送控制命令及数据到硬件系统端,从而实现USB接口的双向数据传输功能;详细描述了系统的硬件电路设计和软件实现过程,实验证明该系统具有高速、便携、通用性强的特点,系统数据最高传输速度达到33MB/s,且工作稳定可靠。     

高速数据采集系统的USB接口设计

针对工程领域对数据采集的多类别数据、高速采集和传输、实时性的要求,设计基于USB接口的高速数据采集系统,并有FPGA+DSP搭配进行采集系统的逻辑控制、接口控制和信号处理,另有一块AD转换板进行模数转换;重点阐述USB接口设计的原理和实现,包括USB固件程序设计、驱动程序设计和USB应用程序设计;经过传输256*256的灰度图像、测试USB通道数据传输速度和使用采集板采集方波信号的测试,证明系统能够实现数据采集的任务,有很快的数据传输速度。     

基于USB和FPGA的嵌入式温度采集系统的设计

从系统的总体结构、硬件设计和软件设计三个方面介绍了基于USB和现场可编程门阵列(FPGA)的嵌入式温度采集系统的设计方法.系统应用于铝电解生产中初晶温度的检测,前端采用FPGA作为控制芯片,实现A/D转换时序的控制、内部双FIFO乒乓缓存控制以及对USB芯片CY7C68013的读写控制.通过USB接口,把数据送到嵌入式X86平台,由应用程序实现数据的处理、显示与存储.     

基于USB接口的数据采集系统的设计与实现

介绍了一种基于USB接口并用FPGA控制的数据采集系统的设计及此方案中使用到的USB接口芯片AN2135SC的工作原理，并详细描述了此解决方案的硬件实现。     

基于FPGA的高速模拟信号采集卡设计

测试系统中的信号采集是系统的一个重要环节;文章提出了一种基于FPGA的高速模拟信号采集卡,采用Verilog HDL实现FPGA内部逻辑电路设计,采用AD7938实现ADC采样模块;总线选择BLVDS,FPGA完成BLVDS总线上数据的接收、发送以及数据的缓存,上位机指令和板卡反馈数据依照Modbus协议进行传输,C8051F120完成对FPGA内部BLVDS接收电路缓存数据的读取,根据上位机指令对AD7938控制寄存器以及影子寄存器进行控制,并启动BLVDS驱动电路完成数据的发送;实验结果表明:通信速度快、稳定、可靠,电压采集的结果控制在±0.10V允许范围内。     

一种空间相机的数据通信系统设计

在空间相机数据采集应用中,为了满足电路板体积重量以及可扩展性的要求,利用FPGA 作为主控芯片,控制相机进行数据采集和传输.在数据通信系统中,FPGA替代了传统的单片机作为CAN总线的主控制器,并给出了详细的硬件电路设计方法.在对CAN协议控制器SJA1000进行功能及时序分析后,利用硬件语言对其通信流程进行设计.实践...     

采用FPGA的LCD转VGA控制器的设计

针对采用视频D/A处理器将LCD转VGA时出现的带宽不够,VGA显示器屏闪的问题,给出了一种采用FPGA结合视频D/A的显示控制器实现方法.该方法将处理器送出来的LCD视频数据放在SRAM中缓存,再按VGA的规格要求将数据读出并送至D/A转换成VGA格式的视频输出,整个处理流程由FPGA来控制,有效地解决了显示输出占用...     

投票表决算法在高帧频图像处理中的应用

针对目前高帧频图像处理方法中软件速度慢、实时性差、专用硬件开发周期长、灵活性差等缺陷,开发完成了基于FPGA的高帧频图像硬件实时处理系统。该系统采用投票表决算法,压缩了存储和处理的数据量,充分发挥FPGA器件的并行特性,使图像采集与图像处理并行完成,提高了图像处理速度。系统已成功应用于高速轨道检测车的钢轨断面图像实时动态处理和分析。     

基于FPGA的图像增强处理系统的设计与实现

FPGA（现场可编程门阵列）可以灵活地实现并行、实时处理图像数据。正是利用这一特点,提出了一种基于FPGA的SOPC（片上可编程系统）,该SOPC完成图像增强处理。本文阐述了图像对比度增强算法原理,提出了系统设计思路,并分析了该系统的结构及功能实现,说明了系统实现过程,最后,给出了测试结果,并和软件处理的结果进行了对比。证明该方案的正确性与应用的可行性。     

基于FPGA的脑机接口实时系统

给出了以FPGA为核心,实现基于瞬态视觉诱发电位的脑机接口实时系统的方案。该方案包括脑电采集电路、基于FPGA的VGA视觉刺激器和FPGA开发板三部分。用FPGA取代计算机,作为脑机接口的控制和信息处理器。利用VHDL编程,在FPGA中实时处理采集的脑电信号,提取并识别瞬态视觉诱发电位信号,转换为控制命令,反馈给视觉刺激器。实验结果表明,本方案可以有效地实现脑机接口实时系统,并达到较高的正确率和通信速度。     

基于FPGA多串口到以太网网桥的设计与实现

为了更好地实现地面站监控计算机与无人机的多通道通信,提出了一种基于FPGA+网卡实现多串口到以太网网桥的设计方法,文中给出了系统的硬件结构设计和软件设计,其中对于FPGA实现串口通信和网卡模块的配置给出了较为详细的介绍,FPGA的接收、发送模块功能采用状态机来完成;与已有方法比较,具有集成度高、低功耗、功能灵活等优点;实际测试表明,该设计能够良好地实现通信,达到了多串口与以太网通信的目的,具有重要的实际意义和应用价值。     

Dup-Pack:基于CRIS的FPGA装箱方法

设计了一种电路改写指令系统,并在CSPack算法的基础上提出了一种新的FPGA装箱方法Dup-Pack。Dup-Pack只需要改动指令流描述文件,就能实现对不同FPGA芯片的装箱。该方法采用将用户电路网表中的衍生逻辑单元替换为标准逻辑单元,再对标准逻辑单元进行装箱的方式,在实现高级逻辑功能装箱的情况下减少了样本电路总数。实验结果表明Dup-Pack的装箱结果相比较于T-VPack可减少11.26%的面积,在完成相同逻辑功能的情况下,较传统CSPack装箱速度提升2.77倍。     

移频键控信号测量系统设计

为了提高铁路机车中移频键控信号的测量精度,给出了一种利用FPGA和ARM处理器测量频率的方法。该方法在FPGA中利用量化时钟实时测量一组FSK信号周期长度,并将测量数据存储在FPGA内部设计的双口RAM中。FPGA通过设计的串口模块将测量数据送给ARM处理器,ARM处理器对产生测量误差的主要原因进行分析,并对上、下边频切换时产生的畸变数据进行处理,给出了时间间隔测量误差的分析和补偿方法。实验表明,该系统具有较好的抗扰动能力,能够满足一般工业现场测试速率和精度的要求。     

16路以太网测试仪的设计

针对传统的以太网测试采用ping包方式存在带宽窄、操作不方便等问题,提出了一种基于C8051单片机和FPGA模块的16路以太网测试仪的设计方案。该测试仪支持16路以太网测试,其中的FPGA模块可提供对外的16路SMII,发送方向用于接收C8051单片机的配置数据并根据配置数据发送相应的以太网包,接收方向用于检测和统计接收到的以太网包,并把统计信息回传给C8051单片机。测试结果验证了该测试仪的可行性。     

一种新型2-D模板卷积结构的FPGA实现

在实时图像处理过程中,2-D模板卷积是一种重要的操作,FPGA以其特有的全并行处理机制使得这种操作在硬件设计中得以较好的实现。本文提出了一种基于FPGA的模板卷积运算的新方案,相比传统方案,这种方案在结构上能以较少的硬件资源达到相同的流水深度。为了满足系统对实时性的要求,针对某些特定类型的模板,给出了一种简化的卷积器结构,同时,介绍了一种模板归一化除法运算的硬件实现方法。