双二元Turbo码的译码算法研究

双二元Turbo码（double-binary Turbo code）是支持无线城域网（WMAN）802．16d标准中多载波OFDM系统物理层采用的前向纠错码方案之一。相对于经典Turbo码，它具有编码效率高，相同复杂度译码器下纠错性能好以及译码时延小等优点。现介绍了双二元Turbo码的编码器结构特点，并且详细推导了双二元Turbo码的两种译码算法，同时给出了仿真性能曲线。     

Turbo码高速译码器设计

Turbo码具有优良的纠错性能,被认为是最接近香农限的纠错码之一,并被多个通信行业标准所采用。Turbo码译码算法相比于编码算法要复杂得多,同时其采用迭代译码方式,以上2个原因使得Turbo码译码器硬件实现复杂,而且译码速度非常有限。从Turbo码高速译码器硬件实现出发,介绍Turbo码迭代译码的硬件快速实现算法以及流水线译码方式,并介绍利用Altera的Flex10k10E芯片实现该高速译码器硬件架构。测试和仿真结果表明,该高速译码器具有较高的译码速度和良好的译码性能。     

Turbo译码器在数据协调中的应用与仿真

Turbo码以其几乎接近Shannon理论极限的译码性能而成为目前为止最好的信道编码方案。为了减少信道传输引起的误码,提高传输可靠性,设计了一种基于SOVA算法的Turbo译码器,并介绍了Turbo译码器在数据协调中的应用。与传统的Turbo译码器相比,增加了两个权重模块,这样可提高译码的性能。同时,通过Matlab仿真,验证了所设计的Turbo译码器功能的正确性。     

一种合并状态度量计算的高效并行Turbo码译码器结构设计及FPGA实现

为满足无线通信中高吞吐、低功耗的要求,并行译码器的结构设计得到了广泛的关注。基于并行Turbo码译码算法,研究了前后向度量计算中的对称性,提出了一种基于前后向合并计算的高效并行Turbo码译码器结构设计方案,并进行现场可编程门阵列(field-programmable gate array,FPGA)实现。结果表明,与已有的并行Turbo码译码器结构相比,本文提出的设计结构使状态度量计算模块的逻辑资源降低50%左右,动态功耗在125 MHz频率下降低5.26%,同时译码性能与并行算法的译码性能接近。     

一种用于cdma2000年的低复杂度Turbo码译码器

由于Turbo码优异的纠错性能,使得其在第三代移动通信（3G)系统中倍受重视。无论是WCDMA还是cdma2000都将其作为侯选的信道编码方案,并且将其列为3G的核心技术之一。但是Turbo码存在译码复杂度大、译码延时长的缺点。在这里,我们提出一种用于cdma2000的低复杂度Turbo码译码器,即结合CRC校验来减少译码过程中的迭代次数。仿真结果证明使用该译码器可以在大信噪比时大大降低译码复杂度和译码延时。     

Turbo码在深空通信中应用

Turbo码具有逼近Shannon容量限的优异性能,介绍了应用于深空通信的Turbo码编码方案和相应的译码算法,并给出了采用修正Max-Log-Map译码算法的深空CCSDS标准Turbo码的软件仿真性能和硬件系统实测性能。通过计算机仿真和硬件实测结果表明,采用该修正Max-Log-Map译码算法的Turbo码译码器易于硬件实现,同时Turbo码仿真性能和实际性能一致,适用于实际工程应用。     

Turbo码编译码技术

深入地介绍了Turbo码编译码技术,包括:Turbo码编码器的结构、Turbo码的译码器结构、Turbo码的迭代译码算法和Turbo码的性能及其优、缺点。Turbo码编译码技术以其优异的性能和可实现的复杂度特性定有良好的应用前景。     

高速通信系统中两种Turbo迭代译码算法的比较

1993年提出的Turbo码因其优异的性能而引起编码界的关注.之后不久提出的乘积码,是Turbo码的一个分支,他是一种分组纠错码,具有良好的性能.但是多年来大多数学者将研究集中于卷积Turbo码,而很少有人关注考虑分组Turbo码（即乘积码）,事实上乘积码相比卷积Turbo码在牺牲较小性能的情况下很大程度地降低了译码复杂度.本文将基于软输入/输出的Turbo译码算法,提出并分析了传统的卷积Turbo码和分组Turbo码（乘积码）的迭代译码算法,并对比分析了两者的译码性能,最后结果表明,两类码非常适合于未来的高速移动通信系统应用,尤其对乘积码,不仅具有较高的码率,同时可以获得更好的误比特率性能,在实际应用中更具有吸引力.     

Turbo乘积码的两种迭代译码器的比较

提出了Turbo乘积码的并行迭代译码原理,对比分析了一种新的并行迭代译码器和传统的串行译码器,给出了以扩展汉明码(32,26,4)、(64,57,4)为子码的二维Turbo乘积码(32,26,4)。、(64,57,4)。在通过两种不同的译码器时的仿真结果。仿真结果表明,采取并行迭代译码器,在保持同样的译码性能的同时降低了译码延时。     

BCH-Turbo编码的设计与仿真实现

本文针对Turbo码在低信噪比下迭代次数多、译码时延长问题,在分析了Turbo码的编译码原理和算法基础上,提出一种可以有效降低平均迭代次数、减少译码时延的基于BCH迭代停止准则的Turbo码迭代译码的设计方案。本方案采用BCH码作为Turbo迭代译码的停止准则。并对每一个分量译码器结果都进行判断。可提前停止迭代。通过Monte Carlo仿真表明在AWGN信道下,误码率有所降低。Turbo码译码的平均迭代次数与交叉熵准则相比有明显下降。本文还分析了BCH码编码效率和分组长度的选择对系统性能的影响。     

IEEE802.16e中的卷积Turbo码分析

介绍了IEEE802．16e中卷积Turbo码（CTC）的编码过程，分析了CTC的译码算法，同时给出了一种有效的迭代译码结构，最后分析了CTC的性能。     

A Flexible LDPC/Turbo Decoder Architecture

Low-density parity-check (LDPC) codes and convolutional Turbo codes are two of the most powerful error correcting codes that are widely used in modern communication systems. In a multi-mode baseband receiver, both LDPC and Turbo decoders may be required. However, the different decoding approaches for LDPC and Turbo codes usually lead to different hardware architectures. In this paper we propose a unified message passing algorithm for LDPC and Turbo codes and introduce a flexible soft-input soft-output (SISO) module to handle LDPC/Turbo decoding. We employ the trellis-based maximum a posteriori (MAP) algorithm as a bridge between LDPC and Turbo codes decoding. We view the LDPC code as a concatenation of n super-codes where each super-code has a simpler trellis structure so that the MAP algorithm can be easily applied to it. We propose a flexible functional unit (FFU) for MAP processing of LDPC and Turbo codes with a low hardware overhead (about 15% area and timing overhead). Based on the FFU, we propose an area-efficient flexible SISO decoder architecture to support LDPC/Turbo codes decoding. Multiple such SISO modules can be embedded into a parallel decoder for higher decoding throughput. As a case study, a flexible LDPC/Turbo decoder has been synthesized on a TSMC 90 nm CMOS technology with a core area of 3.2 mm². The decoder can support IEEE 802.16e LDPC codes, IEEE 802.11n LDPC codes, and 3GPP LTE Turbo codes. Running at 500 MHz clock frequency, the decoder can sustain up to 600 Mbps LDPC decoding or 450 Mbps Turbo decoding.     

Turbo乘积码的软译码研究

Turbo码作为一种新型的纠错编码类型备受通信界的注目,它的纠错能力接近Shannon极限。阐述了Tur-bo乘积码的软译码原理及其算法。     

非二进制Turbo级联码的性能分析

该文在分析了非二进制Turbo码的译码算法的基础上,提出了非二进制Turbo码和具有良好纠突发错误的RS码级联的非二进制Turbo级联码系统模型。该系统采用缩短的RS码(204, 188)作为外码,非二进制Turbo码作为内码的串行级联方式,内码和外码之间用深度为12的交织器隔开,译码时, 非二进制Turbo码分别采用Symbol-by-Symbol Log-MAP和SOVA算法。仿真结果显示,与二进制Turbo级联码系统相比,该系统具有误码率低,延时时间短,频带利用率高等优点。     

Turbo码解码过程中的加权算法

本文通过调整迭代解码过程中系统位接收值的加权系数,提出了一种Turbo码加权迭代解码算法。该算法改变了迭代运算后Turbo码解码器输出软值中系统位接收值信息和它的外部估计信息的比重,使Turbo码无论在低信噪比或是在高信噪比时均具有优良的纠错性能。仿真结果显示,采用Turbo码加权迭代解码算法,不仅能提高Turbo码的收敛速度,而且能进一步降低Turbo码解码时的地板值,使Turbo码的比特误码率在高、低信噪比时都能够得到进一步改善。     

一种低码率的LDPC码在LTE-A中的性能研究

本文通过分析LTE-Advanced系统中准循环LDPC码校验矩阵的构造方法,在不改变母码矩阵的基础上,采用一种灵活的扩展方法,构造了一种低码率的LDPC码。采用一种很实用的编码算法和差分译码算法,在MATLAB仿真平台下,比较了这种LDPC码和Turbo码的性能。结果表明：在短码情况下,这种LDPC码在低信噪比下性能略低于Turbo码,但随着信噪比的增加,LDPC码性能优于Turbo码;在长码情况下,LDPC码的性能明显优于Turbo码。为LTE-Advanced系统的信道编解码器的硬件设计提供了一套有效的编译码算法方案,具有较好的实用价值。     

Turbo码译码性能的研究

Turbo码基于随机编码的思想,将卷积编码与交织器结合使其性能接近香农极限,所以Turbo码被3G移动通信系统所采纳并在深海通信、卫星通信等功率受限领域得以应用.文中介绍了Turbo码的译码原理并分析了几种主要的译码方法,在Matlab环境下对Turbo码进行了仿真研究,分析了不同的迭代次数、译码算法、帧长、码率及分量码对其译码性能的影响.仿真结果表明Turbo码纠错性能优良,具有广泛的应用前景.     

On list sequence turbo decoding

An algorithm for decoding Turbo codes that combines conventional Turbo decoding and list sequence maximum a posteriori probability decoding is presented and evaluated. Compared to previous results on this theme, performance improvements in the order of 0.7 dB are obtained for Turbo codes with 514-b pseudorandom interleaving at a frame error rate of 10/sup -4/ on the additive white Gaussian noise channel.     

一种低复杂度双二元卷积Turbo码译码算法

双二元卷积Turbo码（ DB CTC)的非二进制编码使得译码复杂度增加,限制了其在某些实际通信工程中的使用。在最大后验概率（ MAP)译码算法的基础上,提出了一种优化算法,将译码的存储量和计算量降为原来的1/4。仿真结果表明：在不同编码长度和码率的情况下,优化算法与原算法性能相当;在误码率为10-5的条件下,两者的Eb/N0差异同样不大于0.1 dB。     

“日盲”紫外光通信系统编译码性能研究

针对“日盲”紫外光通信信道的特殊性,采用当前优异的信道编码技术Turbo码进行编码,仿真分析了Turbo码实现紫外光信息传输的可行性,并分析了Turbo码Max-Log—MAP译码算法对译码性能的影响,为Turbo码在紫外光通信系统中的应用提供了理论基础。