5Gsps高速数据采集系统的设计与实现

以某高速实时频谱仪为应用背景,论述了5 Gsps采样率的高速数据采集系统的构成和设计要点,着重分析了采集系统的关键部分高速ADC（analog to digital,模数转换器）的设计、系统采样时钟设计、模数混合信号完整性设计、电磁兼容性设计和基于总线和接口标准（PCI Express）的数据传输和处理软件设计。在实现了系统硬件的基础上,采用Xilinx公司ISE软件的在线逻辑分析仪（ChipScope Pro）测试了ADC和采样时钟的性能,实测表明整体指标达到设计要求。给出上位机对采集数据进行处理的结果,表明系统实现了数据的实时采集存储功能。     

利用FPGA实现DMA方式的高速数据采集

给出了利用FPGA来实现DMA方式的高速数据采集电路的设计思想,工作原理和实施方案.该设计有效地解决了单片机应用领域中速度较慢的CPU和高速的A/D转换器之间的速度配合问题,具有电路设计简单,可靠性高,传输速度快等特点.时序仿真和实际应用都证明了设计的正确性.     

一种新型高速数据采集系统的设计与实现

介绍了一种基于USB2.0接口的高速数据采集系统的设计.该采集系统能够将雷达接收机送来的信号进行高速的采集,然后通过USB接口,将采集到的数据送到计算机,经由上层软件对数据进行处理分析.     

基于PCI-9112数据采集卡的多功能数据采集系统

利用hbWindows／CVI虚拟仪器专用开发平台结合PCI-9112数据采集卡设计了一种多功能数据采集系统。系统充分利用了PCI-9112的通道自动扫描功能（continuous-scan-channels）和双缓冲模式（double-bufferedmode），实时、高速地采集八路模拟输入信号，并将波形数据保存至计算机的硬盘，方便以后查看。应用结果表明，系统检测精度高，运行稳定，具有一定的实用性和推广价值。     

一种高速数据采集系统的设计与实现

为满足某星载SAR雷达关键性技术验证的需求,设计并实现了一种大带宽、多通道、多模式的高速数据采集系统。系统由采集单机和记录仪两部分组成,采集单机采用通用灵活的FMC子母板架构,母板为接口丰富的通用信号处理板,子板为可灵活更换的信号采集卡。采集单机通过高速光纤传输数据至记录仪,记录仪配有大容量DDR3进行高速数据缓存,由PCI-E总线将数据存储至计算机。采集系统成功完成某星载SAR雷达进行的机载飞行试验数据的采集,试验结果验证了设计方案的正确性和可行性。     

一种多通道高速并行数据采集系统的设计与实现

介绍了一种基于DSP＋FPGA的高速数据采集系统的设计方案，结合TMS320VC5402定点DSP芯片强大的数据处理能力与FPGA构成线性流水阵列结构．该系统能够以80Mbps采样速度完成大容量数据的获取，从而使系统具有良好的数据采集性能。在数据处理过程中，本方案提出了用硬件电路方法来实现数据的实时无损压缩存储或转发．从而实现多通道高速并行数据采集的设计思路。     

单片机系统中高速数据采集的实现

介绍一种单片机系统中高速数据采集的实现方法，在单片机与高速A／D转换器之间以静态存储器作缓冲器，采用A／D转换器直接写存储器的方式提高采样频率，实现高速数据采集。并给出了设计方案。     

高速多通道数据采集电路的实现

主要介绍某气象雷达接收机中数据采集部分的实现原理及其特点。     

基于PC104和CPLD的高速/多通道数据采集系统的设计与实现

开发了基于PC104和CPLD的高速/多通道数据采集系统,该数据采集系统利用CPLD可编程逻辑器件的模块化设计思想和先入先出(FIFO)芯片作为缓冲存储器,解决了A/D转换器的采样速率和CPU的工作时钟频率不匹配的问题,避免了数据丢失和控制不便等问题,提高了CPU效率。该数据采集系统不但可以实现高速多通道模拟信号的采集,而且可以很方便地扩展模拟量的输入通道数。本系统在牵引动力国家重点实验室的液压伺服控制系统中获得了很好的应用效果。     

400MHz高速数据采集系统的设计与实现

介绍了一种用ECL逻辑和TTL逻辑器件构成的高速数据采集系统,采样频率为400MHz。系统实现简单,工作稳定。对系统进行的性能测试表明其有效位数为6位以上,满足实际应用的需要,适用于高速数字信号处理领域。     

基于DSP的数据采集和输出系统设计

利用DSP(数字信号处理器) FPGA(现场可编程门阵列)技术,研制了一种数据采集、输出系统,实现了对雷达模拟中频/视频信号的采集及输出显示,可为雷达信号处理算法的实时性及效果验证和分析提供实际数据和显示平台,已经作为实验室专用设备用于雷达信号的采集、输出显示;该系统由DSP、FPGA、双路高速A/D和D/A等构成,可对串行、并行输入的信号进行处理,处理后的信号可以以串行、并行方式输出。介绍了系统的硬件、软件结构和有关实验结果。     

图像采集压缩和高清分析并行处理的硬件系统设计

将DSP与FPGA结合,设计一种对CMOS图像传感器进行图像采集和处理的硬件系统。该系统能够在硬件层面把图像分路处理,一路直接压缩后传输,另一路循环存储到多帧高清图像存储区,便于软件分析,较好地解决了传输带宽不足与智能监控需要高分辨率图像进行分析处理的矛盾需求。该系统具有高清图像实时采集处理的优点和硬件平台通用性,可用不同软件实现不同的图像分析处理。     

主动声呐接收信号数据采集和处理系统设计

介绍了一种基于TM320VC5402和STCl2C5A32S2的小功率主动声呐接收信号的处理系统设计方案,并详细阐述了方案硬件系统平台的设计及具体构成,同时也对采集后声呐信号的后续处理做了简要介绍。该数据采集与处理系统具有一定的通用性和可扩展性．具有一定的工程应用价值。     

基于FPGA的高速实时数据采集系统设计

设计一款基于FPGA的高速实时数据采集系统,该系统采用FPGA作为控制器,主要完成通道选择控制及增益设置、A/D转换控制、数据缓冲异步FIFO三部分功能.系统采用Verilog HDL语言,通过软件编程控制硬件实现通道的选择和可编程增益放大器放大倍数的设置,利用FPGA内部自带的RAM设计16位的FIFO,实现数据的缓冲存储.这种基于FPGA的同步采集、实时读取采集数据的方案,可以提高系统采集和传输速度.系统的仿真验证结果显示,所设计的高速实时数据采集系统达到了预期的功能.     

基于FPGA和DSP的多路同步数据采集系统设计

为了满足对开关电源实时测量的应用需求,设计了一种基于FPGA和DSP的多路同步实时数据采集系统,该系统利用可编程逻辑器件FPGA将多个功能模块连接在一起,完成了对A/D转换芯片及双口等模块的控制,同时利用DSP进行高速数据运算和处理;文中给出了系统硬件原理框图,并结合系统的设计方案对其中的主要功能模块进行了阐述;该多路同步数据采集系统具有实时性强、集成度高、扩展性灵活等特点。     

基于DSP的数据采集处理系统研究

本设计给出某系统中陀螺组合信息处理电路软硬件实际解决方案.系统硬件部分主要包括温度传感器、模数转换模块、电源模块和中央处理器等部分.中央处理器采用TI公司的F2812.软件部分主要包括信息采集、信息计算、误差补偿、温度插值模型、指令接收解析、状态判断、反馈信息等各个模块,在CCS3.3环境下使用C语言开发.经过测试,系统的各项指标达到或超过了预期,取得了令人满意的效果.     

多通道同步数据采集与处理系统的实现

设计了一种基于DSP与CPLD的多通道同步数据采集与处理系统,系统由多通道同步数据采集模块、DSP数据处理模块、总线接口模块组成。多通道同步数据采集可实现模拟信号带通滤波,放大,调理,相关信号同步采集,分析后得到信号间的相关信息的要求;而数据处理模块可满足数字信号处理,实现相关算法等功能;总线接口模块可实现处理后的数据通过USB总线与PC机等外部终端通信的目的。实验及项目应用中DSP内嵌数据压缩算法,结论表明,该系统能够满足多通道同步数据采集与处理的各方面要求,性能安全,可靠。     

USB2.0技术在数据采集传输系统中的应用设计

介绍了一种高速实时数据采集处理系统中的USB2．0接口的硬件、固件设计方案以及其驱动的实现。该系统采用ADSP-2188M数字信号处理器和ISP1581 USB2．0设备接口芯片来实现系统与PC机之间的高速串行数据传输,提出了一种使用多芯片开发符合USB2．0规范的外设端通用数据传输模块的方法。     

雷达数据采集与特征提取系统BIT设计与实现

在现代复杂电子系统中，内建测试(BIT)技术作为提高系统可维修性和可测试性的重要手段，日益得到普遍重视和广泛应用。文中分析了雷达数据采集与特征提取系统中可测试性设计(DFT)方法，提出了基于DSP 双FPGA的BIT系统实现结构。故障模拟测试结果表明，设计达到了系统指标要求。     

基于FPGA和DSP的高速数据采集系统的设计

数据采集与处理系统的设计是现代信号处理系统的基础,被广泛应用于雷达、通信、图像处理、遥感遥测等领域。在对WCDMA数字基带接收机的设计中,提出了一种基于FPGA和DSP的高速数据采集方案。该方案将A/D采样的数据送往FPGA,经过FPGA预处理后送到DSP,最终通过CPCI接口送到主控台。详细介绍了设计思想、具体的硬件连接以及FPGA设计的仿真结果。