高性能模拟电路的可编程能力

运算放大器、比较器、基准、滤波器和振荡器等模拟器件都是电子工程师进行系统设计必需的工具。随着许多系统中的数字部分不断增加，设计人员都把信号调整链中有最高参数要求的“高性能模拟”部分看作是许多系统中的关键之处。在许多产品中，模拟部分仍然是设计工程师面临的主要难点之一。几乎所有模拟系统设计师都曾遇到过异常的寄生电容、模拟／     

高速ADC(模拟数字转换器)结构设计技术

系统分析了当前主流的FLASHADC、折叠式ADC、流水线ADC等各种高速ADC的结构,比较各种结构之间的优缺点,阐述了高速ADC结构的发展趋势。     

一种用于高精度SAR ADC的采样失真消除电路

提出了一种新型双板采样的采样失真消除电路,可用于16位差分型高精度SAR ADC。为了消除采样开关导通电阻导致的信号失真,该采样失真消除电路由器件尺寸成比例关系的两条采样路径组成,通过两条路径作差将差分两端的误差电荷相互抵消。相较于传统的顶板采样或底板采样,双板采样放大了差分输入信号的幅值,避免了电荷作差造成的信号衰减。仿真结果表明,在1 MS/s的采样率下,对于300 kHz的正弦输入信号,该采样失真消除电路的总谐波失真降低了15 dB,无杂散动态范围提高了19 dB,采样电路的信噪比为112 dB。     

用于流水线ADC的高精度SHA-Less电路

本文提出了一种适用于高速、高精度流水线ADC的无采样保持运算放大器(SHA-less)结构。使用可变电阻带宽修调电路以及MDAC与flash ADC的对称性设计,减少了两种单元电路间的采样误差,通过增加MDAC采样电容复位时钟和独立的flash ADC采样电容技术,消除了采样电容残留电荷引起的踢回噪声。本设计作为14位125-MS/s流水线ADC的前端转换级,基于ASMC 0.35- BiCMOS工艺的仿真和测试结果表明,前端转换级芯片面积1.4?2.9 mm2,使用带宽修调后,125 MHz采样,30.8 MHz输入信号下,SNR从63.8 dB提高到70.6 dB,SFDR从72.5 dB提高到81.3 dB,转换器的动态性能在150 MHz的输入信号频率下无明显下降。     

ADC0809芯片的应用

在单片机的实时控制和性能测试等应用系统中，往往需要将一些连续变化的模拟量转换成数字量后才能输入到计算机中进行处理，这里介绍使用１片ＡＤＣ０８０９、６片４０６７以及其他芯片完成９６个通道的模数转换电路。工作原理图１是它的电原理图。８０３１最小微机系统，...     

高速ADC电路性能评估系统

文章简要地介绍了高速ADC电路性能评估系统的整体设计方案、系统的硬件设计以及PC应用软件的设计方法。评估系统硬件包括ADC电路评估板、数据采集子板、PCI-E采集卡三块子板,并分别阐述了各子板的功能框图、结构组成和设计要点。系统应用软件采用图形化显示界面,经实际使用表明,该高速ADC电路评估系统结构灵活、性能稳定可靠,方便更换不同的ADC评估板来测试不同的ADC电路,既可用于分辨率为8-16bit、采样频率500MHz以内的高速ADC电路性能评估,也可以用于多达64通道、125M的高速数据采集。     

高精度ADC转换核的设计

在DSP的A/D转换电路中,转换核电路是整个电路的核心模块,包括时钟电路、采样保持电路（S/H）、MDAC电路、比较器电路、子ADC译码电路、冗余位数字校正电路等。同时转换核电路通常又是整个A/D电路中功耗最大的模块,其性能直接决定了整个A/D转换器的性能。文章介绍了一种l2位25MS/s转换核电路设计。该电路采用TS...     

高速ADC具有高SFDR和SNR与低功耗特性

美国模拟器件公司（Analog Devices,Inc．）推出了一系列适用于无线基础设施的14位和12位模数转换器（ADC）,这些采用1．8V核心电压的ADC具有低功耗的特点,其中14位AD9246的采样速率为125MSPS或105MSPS,12位AD9233的采样速率为125MSPS或105MSPS。     

低功耗，双通道ADC

MAX19515／MAX19516／MAX19517是10位、65／100／130Ms／SADC系列。其每模拟通道的功耗仅为43mW（MAX19515）、57mW（MAX19516）和75mW（MAX19517）。另外,该系列ADC具有优异的动态性能：70MHz时的信噪比（SNR）为60dBFS、SFDR为85dBc。     

高速ADC和DAC∑△型频带展宽

在系统设计中，通常将模拟电路和数字电路分隔开来。作为模拟/数字混合大规模集成电路设计中最重要的IP核，ADC和DAC的地位比以前更加重要，其性能的提高在最近两．三年里显著加快。在今年ISSCC 2004上，ADC和DAC产品的大量登场，正是这种趋势的     

基于SPI协议的新型高速ADC芯片配置

基于SPI的新型高速模数转换器（ADc）芯片的配置,重点是利用FPGA根据中行外围接口（SPI）协议配置ADC芯片,通过“串并转换”,将ADC内部6个32bit寄存器数据串行移入,实现3GSPS数据采样。首先介绍了SPI协议和芯片的相关信息,接着给出实现高速ADC配置的详细流程及Verilog源代码、DSP控制的C语言源代码。利用该设计对多片高速ADC并行采集进行了成功实践。     

高速高精度数据采样系统设计及测试

介绍了高速高精度数据采样系统的组成及工作原理。提供了以AD6644为核心的采样系统的实现方案,并对方案中关键技术点进行了分析,给出了实现建议或处理策略。对采样系统的主要指标进行了分析,并重点讨论了RSN和SFDR。同时,提供了RSN和SFDR的实际测试方法以及采样系统的测试数据。通过分析不同环境下的测试结果并与AD6644评估板给出的测试数据进行比较,对测试数据进行分析,并给出了测试结论。     

软件无线电直接射频采样的高速ADC系统研究

针对混合滤波器组ADC系统因其ADC模拟输入带宽低而不能对频率较高的射频模拟信号直接进行模／数转换的瓶颈，本文提出了一种基于Nyquist采样定理和带通采样定理的抽取器数学模型，对该数学模型进行时域、频域的分析证明后，设计了一种基于该数学模型的SHA抽取器，进而在混合滤波器组ADC系统的基础上，提出了高速混合波波器组ADC系统。它能将带宽为(2MHz—2000MHz)的射频模拟信号直接模／数转换，且分辨率达到12比特以上，完全可以满足软件无线电直接射频采样的要求。     

业界至高速又3倍高精度16．bitSAR型ADC

公司承诺于今年底采用英特尔的芯片来建造基站和其它接入产品。另一家设备制造商Wi-LAN将采用客士通公司的芯片．预计将于今年底推出这种设备。有了这种行业合作．分析师们对市场感到乐观。802.16市场去年仅为一千二百六十万美元左右，主要来源干专属系统的小规模安装。但是现在由于     

一种应用于CMOS图像传感器数字双采样ADC的PGA电路

提出了一种应用于CMOS图像传感器数字双采样模数转换器(ADC)的可编程增益放大器(PGA)电路。通过增加失调采样电容,采集PGA运放和电容失配引入的失调电压,在PGA复位阶段和放大阶段进行相关双采样和放大处理,通过数字双采样ADC将两个阶段存储电压量化,并在数字域做差,降低了PGA电路引入的固定模式噪声。采用0.18μm CMOS图像传感器专用工艺进行仿真,结果表明:在输入失调电压-30~30mV变化区间,提出的PGA的输出失调电压可以降低到1mV以下,相比传统PGA输出失调电压随输入失调电压单倍线性关系而言大大降低了列固定模式噪声。     

一种实现数模混合电路中ADC测试的BIST结构

针对模／数转换器(ADC)数模混合电路的测试问题，提出了一种内建自测试(BIST)的测试结构，分析并给出了如何利用该结构计算ADC的静态参数和信噪比参数。利用该方法，既可以利用柱状图快速测试ADC的静态参数，又可利用FFT技术实现对ADC频域参数的分析，使得测试电路简单、紧凑和有效。     

高速高精度ADC的驱动电路

本文分无源和有源抗混叠滤波电路两种情况,分析高速高精度数据采集系统对放大器驱动能力的要求,指出习惯上的无源抗混叠滤波器已难以满足精度要求和对放大器容性负载的驱动能力过于苛刻,有源抗混叠滤波器能够较好地满足驱动要求,但对放大器仍有较高的要求.     

一种用于高精度模数转换器的数字校正算法

本文基于14bi t的ADC设计,提出了一种冗余位为2bi t的算法,相比于传统的方法,它提高了输入动态范围,大大降低了对比较器的要求,从而有效的解决了因为比较器的偏差带来的SFDR的下降。对采用本文算法设计的ADC电路进行了仿真,有效位数达到了13.7bi t,并且具有较低的功耗。     

TI:低功耗高速全差动放大器助力ADC高精度

2月12日,德州仪器（TI）宣布推出可针对单通道与多通道逐次逼近寄存器（SAR）与D—S模数转换器（ADC）实现高精度数据转换的新型全差动放大器产品系列。THS4521、THS4522以及THS4524可提供良好的性能功耗比,适用于需要高分辨率、高精度以及出色动态范围的应用,如压力表与流量计、测震设备以及心电图机等,而且还可满足对功率要求严格的电池供电设备与其它应用的要求。     

高速高精度流水线模数转换器的设计

本文给出了两版基于0.18mmCMOS工艺的12位100MS/s流水线ADC。测试、分析了两版芯片,经过改进版图得到满意结果。