基于COMIP系统平台的SoC验证方法

随着微电子产业的发展,SoC系统将是未来IC发展的方向.如何对一个复杂的SoC系统进行验证是开发的关键.本文基于COMIP通信系统平台的开发,对SoC的验证方法进行了一些探讨.     

SoC设计语言：SystemC

应用的需求和集成电路工艺的发展促进了复杂的片上系统(SoC)的实现，同时也要求新的设计方法以支持复杂SoC的设计。高效率的软硬件联合设计需要对整个SoC进行更高层次(例如Transaction Level)的抽象以提供更快的仿真速度及更高效率的SoC设计验证方法。本文介绍了一种重要的SoC设计语言：SystemC，以及基于SystemC的Transaction Level模型和使用Transaction Level模型进行SoC的软硬件联合设计的方法。     

SystemVerilog简介

美国电气和电子工程师协会(IEEE)最近(2005年11月9日)批准了SystemVerilog硬件描述语言的新标准.新标准是为了适应日益复杂的系统芯片(SoC)设计在原Verilog-2001的基础上扩展的.按新标准开发的EDA工具必将大幅度地提高SoC的设计和验证效率.本文对新标准的扩展做了简要的介绍,希望引起国内IC设计界对这种功能强大语言的重视.     

基于平台的SoC设计技术

本文首先介绍了基于平台中的32位SoC的设计方法，其次介绍了苏州国芯开发的SoC设计平台—C★SPC200，对其中的关键技术——软件／硬件协同验证进行了重点分析，最后对全文进行了总结并展望SoC设计平台技术发展方向。     

基于总线功能模型的SoC仿真加速技术

SoC是IC设计的发展趋势,而随着SoC的日趋复杂,对系统仿真带来了越来越艰巨的挑战,基于EDA厂商提供的传统仿真环境已经不能充分满足SoC的开发需求,针对此问题提出了基于总线功能模型的仿真加速策略,测试结果表明,提出的技术策略可获得45%的仿真性能提升。     

SystemVerilog简介

美国电气和电子工程师协会(IEEE)最近(2005年11月9日)批准了Syst emVeri l og硬件描述语言的新标准。新标准是为了适应日益复杂的系统芯片(SoC)设计在原Veri l og-2001的基础上扩展的。按新标准开发的EDA工具必将大幅度地提高SoC的设计和验证效率。本文对新标准的扩展做了简要的介绍,希望引起国内IC设计界对这种功能强大语言的重视。     

基于OR1200的SoC程序无线智能加载系统设计及验证

SoC是当前微电子芯片发展的趋势,然而由于受带开发环境的PC终端、额外硬件接口、连接线等条件的约束,很难支持SoC产品的二次开发.本文提出一种SoC无线程序加载系统设计方案,通过无线控制实现不同程序的加载,不需要添加额外的接口与复杂的模块,不需要连接下载线和IDE开发环境等工具,简化了芯片的二次开发,增加了芯片的利用率.并且在FPGA板上测试通过.     

基于SoC设计的软硬件协同验证技术研究

软硬件协同验证是SoC设计的核心技术。介绍了基于SoC设计的软硬件协同验证方法学原理及其验证流程。然后分析了SoC开发中采用的3种软硬件协同验证方案,对其各方面性能做出比较并提出应用建议。     

片上系统(SoC)的VoIP网关的研究

介绍了如何使用IP核复用技术进行SoC的开发,分析了VoIP网关的体系结构.在研究VoIP网关功能的基础之上,给出了SoC的VoIP网关的硬件布局和IP核的总线设计构架.     

将IP集成进SoC

SoC的设计环境, 结合了内部和外部的开发工具，可以创建整个的设计流程，高效而正确地一次完成复杂SoC的设计。整个设计流程包括硬件和软件验证、设计分析、测试、平面计划、布局、定时拟合和详细的物理设计。今天设计一个SoC经常需要有内部开发和外部开发的IP整合。不管IP来源如何,如果要用一种先进的设计方法高效地把它整合到一个SoC之中，同样涉及到 IP 的适当开发。SoC的设计方法在快速发展。下一代加工工艺要求新的工具和流程以适应更小的门长度、先进的金属化连接、更低的电压和更大的芯片电源功率消耗、灵活 I/O 布置、并且…     

一种多处理器原型及其系统芯片设计方法

 随着嵌入式应用快速发展,系统芯片(SoC)设计日趋复杂.高效可靠的设计多处理器系统芯片逐渐成为一个巨大挑战.本文提出一种多处理器原型及其SoC设计方法,将多处理器及其通信统一建模于一个多层次、灵活和可配的软硬件原型中,通过分层次、从高层抽象到底层实现逐步深入的方法解决软硬件接口验证问题和完善软硬件架构.H.264解码实验证明多处理器原型功能可行性和物理可实现性.基于该原型的多层次细化方法可有效确保SoC软硬件设计的正确性,并有助于软硬件结构协同设计优化.     

浅谈SoC 设计中的软硬件协同设计技术

集成电路制造技术的迅速发展已经可以把一个完整的电子系统集成到一个芯片上即所谓的系统级芯片（System-on-chip,简称SoC)，传统的设计方法是将硬件和软件分开来设计的，在硬件设计完成并生产出样片后才能调试软件，本文介绍了针对于系统级芯片设计的软硬件协同设计技术（co-design)的概念和设计流程，同时借鉴实际设计经验讨论了软硬件协同设计中所需注意的技术问题。     

SoC和FPGA技术未来的发展趋势

文章论述当前深亚微米工艺条件下SoC、FPGA技术发展现状。通过分析各自不同的技术特点,指出在未来几年随着PSoC和CSoC的出现,SoC设计的灵活性大大增加,使得SoC和FPGA 在设计方法和技术上会出现融合及借鉴的态势。SoC和FPGA之间设计思路的趋近,将大大促进集成电路的发展。     

一种高效的无线数字通讯的SoC设计方法及其在无线局域网芯片设计中的应用

介绍一种针对高性能的无线数字通讯系统的SoC设计方法。该方法对SoC设计要求高效合理地进行软硬件划分,将划分后的硬件子模块映像到一个高效的多通道总线拓扑结构中以及为不同通道的本地总线设计一个高效自适应的访问协议。同时提出一种全新的专门针对SoC设计、基于总线监控的高效实用的可测性设计方案。以这些设计方法为指导,文章为IEEE 802.11无线局域网的介质访问层和基带控制层的SoC芯片设计提出了一个系统参考解决方案。     

SoC中视频解码模块的测试系统

介绍了一种SoC中视频模块在初调阶段的测试方法,主要的思路是将视频模块的数据从调试接口引出,送入FPGA板中, FPGA将其编码成符合ITU-R BT.656标准的SDI信号,送入外部显示设备.这种测试方法能够很好地排除SoC中其他后端处理模块的干扰,从而获得较好的调试效果.本设计在多个SoC项目中应用,经实际检验表明,系统稳定效果良好.     

基于ESL设计方法学的SOC设计

为了缩短产品上市时间并降低设计成本,ESL设计方法学已被越来越多的复杂SoC设计所采纳。本文以图像处理的SoC为例,利用可裁减的TLM2.0建模方法快速搭建系统,进行系统级验证,探索不同架构对系统性能的影响,并进一步生成虚拟原型,进行软件调试。借助于Mentor Graphics公司提供的ESL解决方案,将图像缩放模块的C++描述无误地综合成吞吐率为1pixel/clock的高质量RTL代码,同时生成反映硬件性能的TLM2.0模型,减少了ESL建模的工作量,极大地提高了设计效率,论证了ESL设计方学的可行性。     

软硬件协同设计语言System C在SoC设计中的应用

软硬件协同设计是未来VLSI设计的发展趋势.作为新的系统级VLSI设计标准,System C是一种通过类对象扩展的基于C/C++建模平台,支持系统级软硬件协同设计、仿真和验证.文章讨论了SystemC复杂芯片设计中的设计流程、设计优势,并给出具体设计实例.     

SoC中多层AHB总线的断言验证应用

随着SoC设计复杂程度的不断提高,芯片的功能验证面临的挑战越来越大。断言作为一种描述属性的方法,可以快速地验证设计代码是否满足系统要求。基于断言的验证方法学近年来发展极为迅速,应用也越来越广泛。在基于Multi-layer AHB总线架构上的SoC系统验证过程中,采用System Verilog Assertion验证方法,证明SVA是SoC设计过程中功能验证的一种有效的验证方法。     

实施系统封装方案以提高系统整体功能和性能

系统集成是实现电子产品高性能,小型化和低成本目标的重要手段。与同芯片上的系统集成(SoC)相比,封装层次上的系统集成(SiP)的开发具有成本低、周期短和灵活性高等优势。本文以典型的无线电子系统为例,提出了有效的系统分割设计方法,介绍了一些用于子系统模块封装的方法,并强调了系统公司与封装、基板及其它主被动元件供应商之间协调合作对成功的模块式电子系统开发的重要性。     

基于CAD工具的集成电路RTL质量快速评估方法

随着数字集成电路的飞速发展,设计的规模急剧增大,电路的结构也越来越复杂。使用传统的前端与后端分离的流程已经难以满足产品问市的时间要求。研究一种新的设计流程RTL-QA及其实现的工具平台,前端设计者就能在RTL设计时,从五个方面即代码净化、代码覆盖率、性能、可测性分析、功耗分析,逐一运行自动检查脚本,根据运行结果报告尽早发现代码缺陷,更方便的预测代码的质量和整个设计的性能．该方法在我们成功流片的信息安全SoC芯片中的实际运用说明了该方法的有效性。