集成电路可制造性经济学模型（一）—广义前道工序模型

文章从集成电路（ＩＣ）发展规律出发，提出了可制造性设计的必要性和迫切性，并提出了基于可制造性设计的ＩＣ前道工序成本模型，为实现成本驱动设计的自动化和最优化打下必要的基础。     

浅谈实施可制造性设计

随着技术的不断推进，实施可制造性设计应该成为电子制造业必备的一种技术手段，本对此作了初步论述，希望起到抛砖引玉的作用。     

集成电路可制造性设计理论与统计最优化方法统一模型的研究

文中系统地介绍了集成电路可制造性设计的基本概念，讨论了ＩＣ发展趋势和ＶＬＳＩ的极限，以及功能设计向优化设计过渡的必然性。综合考虑了电路制造的参数成品率极大，最佳容差设计，调整设计和制造费用极小化问题，提出了建立在不可微规划框架上的统计最优化方法的统一模型。     

应用边界扫描技术提高电路板可测试性的两种优化问题

边界扫描测试技术很好地解决了VLSI电路诊断、测试的困难问题，得到了广泛的应用。作者在查阅大量文献资料的基础上．总结出了边界扫描技术在提高电路板可测试性上的两种优化问题：即设计过程中设计复杂性和测试性改善的优化，以及在测试生成算法中紧凑性与完备性优化的问题，论文详细分析了这两种问题，分析比较了相关的优化算法，并对这两种优化问题未来的发展方向进行了预测。     

基于功能结构的数字系统可测试性设计

可测性设计DFT技术已成为IC设计中的一个重要技术，对于不同复杂程序及规模的IC，应选择不同策略的测试方案以达到设计成本和周期的目标，基于功能结构的可测试性设计是其中一种可选择的测试方案。     

加强设计性实验,改革现代测试技术课程实验

介绍了“现代测试技术”课程实验由原来以验证性为主改革为以设计性为主的实践。根据新的实验教学体系，使学生从选题、设计到建成仪器的全过程得到了全面的软硬件训练，学生不仅掌握了虚拟仪器的设计，而且提高了综合运用和创新能力。     

SOC设计方法学和可测试性设计研究进展

随着微电子工艺技术和设计方法的发展，系统级芯片(SOC)设计成为解决日益增长的设计复杂度的主要方法。文章概述了SOC设计方法学和SOC可测试性设计的发展现状，阐述了目前SOC测试存在的和需要解决的问题，描述了目前开发的各种SOC测试结构和测试策略。最后，提出了今后进一步研究的方向。     

航空电子综合化设备测试性设计

本文介绍了机内自动测试（BIT）的基本概念，提出了一种解决航空电子综合化设备测试性设计的方法，并对设备中主要部分的BIT设计作了详细的阐述。     

Step 1：可制造性设计

自从二十世纪80年代初计算机辅助电路板设计获得广泛接受以来，通过自动化和工艺优化提高设计效率的推动力一直都很强大。遗憾的是，随着电路设计软件的发展，相应要求它支持新的信号、元器件和印板制造技术，结果导致整体设计时间完全没有增加(甚至还要减少)。     

集成电路可制造性工程与设计方法学

集成电路可制造性工怀设计是近年来发展很快的研究领域，它集ＩＣ设计、制造、封装和测试过程为一体，在统一框图（即产品制造成本和成品率驱动下）下，对产品进行规划和设计，应用该设计可以大大缩短ＩＣ产品研制周期，降低制造成本，提高成品率和可靠性，本文将综述该领域的研究进展，并阐述进一步的研究方向。     

部分扫描可测性设计的最优实现

提出了部分扫描可测性设计的最优实现方法，包括扫描触发器的选取，组合功能块的划分，扫描 排序以及测试码生成等几部分内容。     

一种改进的基于SAT的多错误诊断算法

改进了二种组合电路设计错误诊断DED（Design Error Diagnosis）算法。它使用多可满足性问题（SAT）求解技术，通过对布尔可满足解计数来实现对多个逻辑错误的诊断定位。改进了电路诊断架构，新架构的合取范武表述所使用的变量和子句数目大为减少；通过多种启发武方法，避免了不必要的操作，使算法在时间和内存上保持有效性。     

电子线路综合性、设计性实验教学方法探讨

作者结合在指导电子线路综合性、设计性实验的过程中的体会，讨论了电子线路综合性、设计性实验的层次化、模块化和菜单化的教学方法和部分开放式的教学模式，并对实验报告模式改革进行了探讨。     

面向电子装联的PGB可制造牲设计

表面安装技术在电子产品装联生产过程中正得到广泛应用。而印制板的合理设计是SMT技术中的关键，也是SMT工艺质量的保证．本文就表面安装PCB设计时需考虑的一些制造工艺性问题进行了阐述，给PCB设计人员提供一个参考。     

工厂使用0201元件组装生产的准备

由于工程设计在电路板设计方面对使用更小的电子封装方面越来越有兴趣，0201元件对PCB(印刷电路板)装配已变成了争相采用的元件。这样一来，在0201元件应用到电路板设计以前，一些领域如电路板设计，装配工艺，检测方法，修理工艺，焊点可靠性必须重新评估。这篇章从一个0201工程的评估工作中提供一些结论和建议。设计一种0201测试板用以研究可制造性设计(DFM)规则，关键组装参数检验方法、修理工艺和焊点可靠性。这篇章介绍了一些用未评估这方面的方法。为研究模板设计和印刷工艺的关键参数，设计了用于模板印刷工艺的实验(DOE)。对于焊盘研发了评估贴放工艺窗口的方法。更宽的工艺窗口可以通过焊盘优化实现。在进一步对比中，研究了AOI(自动光学检测)，X射线和视频显微镜检测。在检测方法的选择上，考虑投资成本，人力要求及筛漏效率。另外，评估了修理工具和方法。最后，用振动和热循环检测了焊点的可靠性。     

可制造性的设计

在前一章的基础上，与DFM检查表相结合介绍DFM设计指南，使DFM工作更系统化，条理化。参考了IPC标准和本人实际工作经验，给大家一个简单扼要的认识。     

"通信原理"课程教学改革探索

针对我院省重点专业“电子信息工程”的必修主干专业基础课程。“通信原理”教学中存在的不利于培养和提高学生分析问题、解决问题的能力的因素，从课程的教学内容、教学手段等方面论述了课程改革的基本构想，并对课程的实践环节——设计性实验的改革进行了探讨。     

3FM在PCBA质量控制中的运斥

对于电子产品的生产，PCBA的质量直接影响其生产成本、生产周期等。本文讲述了怎样实施DFM控制来保证设计的优良，以提高PCBA质量。并具体介绍了一些案例来验证DFM实施的成效。     

航空电子系统的测试性及仿真研究

论述了仿真故障注入在测试性设计中的重要作用以及利用仿真进行测试性设计的几个重要环节。结合某飞机的凋堰电路给出了利用Pspice仿真软件研究电子产品测试性设计的方法，为测试设备的研制和开发提供一些新的思路。     

应用于FPGA芯片的边界扫描电路

针对在FPGA芯片中的应用特点，设计了一种边界扫描电路，应用于自行设计的FPGA新结构之中。该电路侧重于电路板级测试功能的实现，兼顾芯片功能的测试；同时，加入了器件编程功能。在电路设计中采用单触发器链寄存器技术，节省芯片面积。版图设计采用0．6μm标准CMOS工艺，并实际嵌入FPGA芯片中进行流片。该电路可实现测试、编程功能，并符合IEEE1149．1边界扫描标准的规定，测试结果达到设计要求。