实弹射击自动精确报靶系统研制

本文介绍一种实弹射击精确自动报靶系统。在该系统中，发光二极管发射平行光束，光电二极管组成接收传感器阵列，共同组成光电靶。传统的目标靶纸放置在光电靶前，两靶同轴，子弹穿过靶遮挡光束，X、Y轴对应的光电二极管输出脉冲信号，通过编码形成8位二进制地址码，利用单片机进行数据处理和无线通信，可实现实弹射击中的示靶、检靶、报靶自动化，以及成绩的实时显示和记录打印。     

自动报靶系统研究综述

介绍了一种基于机器视觉的自动报靶系统,该系统利用CCD摄像机不间断地对靶面进行观测,根据采集的靶面图像的特点和变化,利用计算机图像识别技术检测靶面图像中的真实弹点,然后通过弹点在靶面图中的位置来对弹点区域进行编码。在观测过程中,采用图像灰度配准与增强技术、图像的几何配准技术和小波变换等算法来解决由于光照变化、大风等干扰因素对识别精度的影响。在实际应用中,能够达到较高精度,并能大大减少错报和漏报的情况,该系统精度高、成木低、完全可靠,能够很好地应用于部队训练和射击比赛中有着重要的实际意义和良好的应用前景。     

基于图像识别的报靶系统

该系统作为轻武器射击训练的辅助系统,通过图像识别的技术,完成了图像获取,图像处理,弹点识别和环值判定.并且在此基础上建立起来相应的数据存储、管理、分析系统.     

基于激光靶的野外自动报靶系统设计

该系统以实现野外高精度报靶、打靶成绩远程、实时、直观显示为目的,综合考虑了系统的便携性、安全性,可靠性。采用激光坐标定位的方法,详细介绍了激光坐标定位原理、野外激光自动报靶设备的系统设计,论述了该系统与其他报靶方式相比的优缺点。采用了激光坐标定位的方法,实现了误差2 mm高精度报靶,远距离直观图像显示报靶成绩,支持强大的数据查询等功能,在可靠性、适应性、精确度、价格等方面具有优势。该系统安全可靠,适应性强,轻快便携,有着较好的应用前景。     

自动报靶系统的设计

介绍了非接触式着靶点测量系统的工作原理，在此基础上解决了实施过程中高速数据存储及高精度确定弹丸着靶位置等技术难点。试验表明该方案可行并有一定推广价值。     

基于FPGA和DSP的高分辨率图像采集系统

介绍了一种高分辨率图像数据采集系统的实现方案.该方案采用了现场可编程门阵列(FPGA)数字信号处理器(DSP)的体系结构,利用FPGA实现图像数据检测、采集、缓冲、预处理,并协调系统各部分的工作,利用DSP对图像数据进行JPEG压缩,通过PC104总线将压缩后的数据上传至主机.该方案中,由FPGA控制的高速大容量同步动态随机存储器(SDRAM)作这图像数据的帧存,解决了高分辨率图像采集中容量和速度上的问题,SDRAM分时供FPGA和DSP访问的机制提高了数据存取的效率.JPEG压缩方法大大降低了数据传输所需的带宽并减少了存储所需的容量.该系统能够对高至2 048×1 536的多种分辨率的图像实现数据采集和压缩.     

一种基于图像处理技术的自动报靶系统设计

针对军事射击项目的特点,基于数字图像处理和识别技术,给出了一种自动报靶系统的设计方案和实现算法。该系统通过图像采集、图像处理、弹孔提取和环值判定,可以实现自动报靶和数据管理（统计、记录、分析）等功能。     

图象处理方法在自动报靶系统中的实现

本文介绍了针对部队射击训练用的自动报靶系统的靶位各同心圆及弹着点的计算机图象处理方法。讨论了ＢＭＰ图象格式的使用技巧，利用灰度级确定弹着点中心位置以及去除噪声斑点的计算机处理方法，利用Ｃ语言编程，用软件实现了靶位及弹着点的识别与坐标计算，并能在屏幕上准确地显示弹着点在靶位上的位置，报出环数。     

一种基于FPGA和DSP的视频处理系统

该文介绍了一种基于现场可编程门阵列（FPGA）和数字信号处理器（DSP）的实时视频处理系统,此系统以FPGA为数据缓冲和逻辑控制单元,DSP为图像数据处理单元.该文介绍了此视频处理系统的整体结构,详细讨论了从色空间RGB到YCbCr的转换,并给出了转换前后的图像对照.同时也介绍了视频数据流的缓冲处理,以及DSP和FPGA轮流对双口RAM的控制,最后介绍了用DSP实现图像压缩的过程.通过此系统的实现可以看出,使用FPGA实现视频处理系统的控制,可以提高系统的性能,同时使得系统的适应性和灵活性强,设计调试方便.     

基于FPGA的微光视频图像增强系统

以FPGA为系统核心,为微光视频图像的实时增强设计了一套可应用于空间狭小环境中的小型化处理系统.利用Altera公司提供的IP Core,通过I2C总线初始化编解码芯片,简化了系统设计,使系统运行更加可靠.应用在微光视频图像系统中,使图像增强效果更加明显.     

基于DSP+FPGA的柔性臂混合控制系统设计

针对难以控制的柔性机械臂,设计了强鲁棒性、强自适应能力的模糊滑模控制策略;并针对控制对象与控制算法的复杂性,设计了基于DSP+FPGA的控制系统,保证了系统的实时性和精确度。     

基于FPGA的遥感数据采集与快视系统

提出了一种基于现场可编程门阵列（FPGA）的实时遥感卫星数据采集与快视系统的设计方案,该方案充分利用FPGA的硬件资源简化逻辑设计,并采用总线复用技术和内存映射文件的方法实现了采集和快视的实时并行处理以及海量数据的高速存取。     

基于DSP和FPGA的网络转换网关

以高性能的DSP+FPGA作为核心处理芯片构成硬件平台,开发了一种实时性强的现场总线NCUC-Bus与以太网转换的嵌入式网络转换网关。该网关在网络的物理层和数据链路层完成协议转换,解决了现场总线和以太网无法实现直接通信的问题。通过实验证明,该设计的可行性和有效性达到设计要求。     

设备监控图像预处理算法改进及其FPGA实现

为实现对现场监控图像的实时预处理,针对灰度化和二值化算法复杂度高、计算量大和不易于硬件实现等问题,对图像预处理方法进行了研究。通过重新设计加权平均灰度算法的权重,使灰度算法由浮点运算简化为定点运算,易于现场可编程门阵列（FPGA）实现;提出一个基于Otsu算法的改进评价函数,证明了其与最大类间方差法、最小类内方差法的等价性。进而提出一种适于硬件实现的图像预处理算法,并通过Verilog编程以及在Matlab和ModelSim上联合仿真,证明了整个预处理功能的可实现性,最终设计出一种可用于实时图像处理系统前端的基于硬件实现的高速图像预处理模块。     

FPGA平台实现基于遗传算法的图像识别的研究

利用模板匹配方法,采用基于遗传算法的图像识别技术,完成了对图像目标识别的算法验证。在此基础上进行了基于该算法的图像识别系统的FPGA实现,并在相关验证平台进行了硬件仿真与时序分析。实验结果表明,所设计的图像识别电路具有较高的识别精度和较快的识别速度。     

基于FPGA的双CPU容错控制器设计

基于冗余容错思想,设计基于现场可编程门阵列的双CPU容错控制器。该容错控制器在故障情况下可通过回溯重载进行故障判定和系统性能恢复,控制器控制律在传感器失效时能进行自我重构。仿真结果表明,该容错控制器通过冗余CPU的切换和控制律的重构实现了系统故障情况下的容错纠错功能。     

一种FPGA配置文件压缩算法

基于现场可编程门阵列(FPGA)的可重构系统具有高性能和高灵活性,但随着FPGA规模的不断扩大,配置文件规模相应增加,导致可重构计算时间过长。该文提出一种FPGA配置文件压缩算法VLZW,降低了对片外存储器的容量要求,通过减少每次重构传送的配置数据缩短了系统重构时间。     

基于FPGA的AES加/解密算法的可重构设计

高级加密标准(AES)的传统实现方法是对加/解密算法进行单独设计,占用了过多的硬件资源。该文在分析AES加/解密算法机理的基础上,介绍了算法各模块的设计方法,通过分析提取了加/解密算法之间存在的共性,给出算法的可重构设计实例。通过FPGA仿真验证,该方案与传统设计方案相比,减少了资源的消耗。     

基于FPGA的浮点向量协处理器设计

为满足现代数字信号处理中大量数据的运算需求,利用ARM946和Xilinx公司的现场可编程门阵列芯片逻辑资源和IP库,设计专门用于浮点复数向量运算的64位协处理器,对相关浮点运算进行优化,并在硬件仿真平台上进行测试。结果表明,该协处理器可使浮点复数向量运算性能得到大幅提高。     

基于FPGA的1553 B总线远程终端的设计与实现

为了降低1553B 节点的成本和提高应用开发的灵活性,设计并实现一种基于现场可编辑逻辑器件（FPGA）的1553B总线的远程终端系统。首先根据1553B总线协议和远程终端在整个总线中的功能进行了模块的划分,然后用Verilog HDL硬件描述语言对各个功能模块进行了实现,并使用Modelsim-altera 软件对各个模块的功能进行了仿真。最后通过quartus 13.0生成下载文件,下载至板卡上进行测试,结果显示1553B总线远程终端满足项目要求的各项性能指标。