700V三层RESURF nLDMOS优化设计

提出了一种利用高能离子注入形成的700 V三层RESURF结构nLDMOS.与双RESURF结构漂移区表面注入形成P-top层不同,三层RESURF结构在漂移区内部形成P型埋层,漂移区表面保留一条N型导电通路,导通电阻有所降低.利用Sentaurus TCAD仿真软件,分析各参数对器件击穿电压和导通电阻的影响.与普通单RESURF和双RESURF结构相比,三层RESURF LDMOS器件的优值(FOM)得到提高,三种结构的优值之比为1∶1.75∶2.03.     

表面注入D-RESURF器件耐压模型

建立表面注入双重降低表面电场(D-RESURF)结构击穿电压模型。D-RESURF器件在衬底纵向电场和Pb区附加电场的影响下,漂移区电荷共享效应增强,优化漂移区掺杂浓度增大,器件导通电阻降低。分析漂移区浓度和厚度对击穿电压的影响,获得改善击穿电压和导通电阻折中关系的途径。在满足最优表面电场和完全耗尽条件下,导出吻合较好的二维RESURF判据。在理论的指导下,成功研制出900 V的D-RESURF高压器件。     

LDMOS漂移区结构优化的模拟

RESURF LDM O S很难兼顾击穿电压和导通电阻对结构的要求。文中采用了D oub le RESURF(双重降低表面电场)新结构,使漂移区更易耗尽。从理论和模拟上验证了D oub le RESURF在漂移区浓度不变时对击穿电压的提高作用以及在保持击穿电压不变的情况下减小导通电阻的效果。同时,在LDM O S结构中加入D oub leRESURF结构也降低了工艺上对精度的要求。为新结构和新工艺的开发研制作前期设计和评估。     

TFSOI RESURF功率器件表面电场分布和优化设计的新解析模型

提出了 TFSOI RESURF功率器件的表面电场分布和优化设计的新解析模型 .根据二维泊松方程的求解 ,得到了表面电场和电势分布的相关解析表达式 .在此基础上 ,推出了为获得最大击穿电压的优化条件。讨论了击穿电压和漂移区长度及临界掺杂浓度和场氧化层、埋氧化层的关系 .解析结果与半导体器件数值分析工具 DESSISE-ISE得到的数值分析基本一致 ,证明了新解析模型的适用性 .     

TFSOI RESURF功率器件表面电场分布和优化设计的新解析模型

提出了TFSOI RESURF功率器件的表面电场分布和优化设计的新解析模型．根据二维泊松方程的求解,得到了表面电场和电势分布的相关解析表达式．在此基础上,推出了为获得最大击穿电压的优化条件。讨论了击穿电压和漂移区长度及临界掺杂浓度和场氧化层、埋氧化层的关系．解析结果与半导体器件数值分析工具DESSISE-ISE得到的数值分析基本一致,证明了新解析模型的适用性．     

PSJ高压器件的优化设计

基于Semi-SJ(super junction)结构,提出了SJ的比例可以从0～1渐变的PSJ(partial super junction)高压器件的概念.通过对PSJ比导通电阻的分析,得到了PSJ高压器件比导通电阻优化设计的理论公式.计算了不同击穿电压的比导通电阻,并与二维器件模拟结果和实验结果相比较.讨论了BAL(bottom assist layer)部分穿通因素η、p型区深度归一化参数r、p型区深宽比A以及PSJ漂移区掺杂浓度是否统一对PSJ高压器件比导通电阻的影响.其理论结果和器件模拟结果相吻合,为设计与优化PSJ高压器件提供了理论依据.PSJ结构特别适于制造工艺水平不高、很难实现大的p型区深宽比的情况,为现有工艺实现高压低导通电阻器件提供了一种新的思路.     

6.5kV,5A4H-SiC功率DMOSFET器件

报道了在60μm厚、掺杂浓度1.3×10~(15) cm~(-3)的外延层上制备4H-SiC功率DMOSFET器件的研究结果。器件击穿电压大于6.5 kV,导通电流大于5 A,相对于之前的报道结果,器件导通能力提升了25倍。器件采用由55根环组成的,450μm宽的浮空场限环作为器件终端结构。通过1 250°C热氧化工艺和NO退火技术,完成器件栅介质层制备。通过横向MOSFET测试图形,提取器件峰值有效沟道迁移率为23 cm~2/(V·s)。器件有源区面积为0.09 cm~2,在栅极电压20 V、室温下,器件比导通电阻为50 mΩ·cm~2。在漏极电压6.5 kV时,器件漏电流为6.0μA,对应器件漏电流密度为30μA·cm~(-2)。基于此设计结构,通过设计实验,提取了SiC DMOSFET器件中电阻比例组成。     

高压VDMOSFET击穿电压优化设计

通过理论计算,优化了外延层厚度和掺杂浓度,对影响击穿电压的相关结构参数进行设计,探讨了VDMOSFET的终端结构。讨论了场限环和结终端扩展技术,提出了终端多区设计思路,提高了新型结构VDMOSFET的漏源击穿电压。设计了800V、6A功率VDMOSFET,同场限环技术相比,优化的结终端扩展技术,节省芯片面积10.6%,而不增加工艺流程,漏源击穿电压高达882V,提高了3%,由于芯片面积的缩小,平均芯片中测合格率提高5%,达到了预期目的,具有很好的经济价值。     

一种新型低压功率MOSFET结构分析

介绍了一种新型的低压功率MOSFET结构--Trench MOSFET.将其与常规VDMOS通过在结构参数、电性能参数上的比较和分析,最终肯定了Trench MOSFET结构的优点.     

Design of 700 V triple RESURF nLDMOS with low on-resistance

A 700 V triple RESURF nLDMOS with a low specific on-resistance of 100 mΩ·cm² is designed. Compared with a conventional double RESURF nLDMOS whose P-type layer is located on the surface of the drift region, the P-type layer of a triple RESURF nLDMOS is located within it. The difference between the locations of the P-type layer means that a triple RESURF nLDMOS has about a 30% lower specific on-resistance at the same given breakdown voltage of 700 V. Detailed research of the influences of various parameters on breakdown voltage, specific on-resistance, as well as process tolerance is involved. The results may provide guiding principles for the design of triple RESURF nLDMOS.     

Design of 700 V triple RESURF nLDMOS with low on-resistance

A 700 V triple RESURF nLDMOS with a low specific on-resistance of 100 mΩ·cm~2 is designed.Compared with a conventional double RESURF nLDMOS whose P-type layer is located on the surface of the drift region,the P-type layer of a triple RESURF nLDMOS is located within it.The difference between the locations of the P-type layer means that a triple RESURF nLDMOS has about a 30%lower specific on-resistance at the same given breakdown voltage of 700 V.Detailed research of the influences of various parameters on breakdown voltage,specific on-resistance,as well as process tolerance is involved.The results may provide guiding principles for the design of triple RESURF nLDMOS.     

具有高压互连线的多区双RESURF LDMOS击穿特性

对600V以上级具有高压互连线的多区双RESURF LDMOS击穿特性进行了实验研究,并对器件进行了二维、三维仿真分析.利用多区P-top降场层的结终端扩展作用以及圆形结构曲率效应的影响,增强具有高压互连线的横向高压器件漂移区耗尽,从而降低高压互连线对器件耐压的影响.实验与仿真结果表明,器件的击穿电压随着互连线宽度的减小而增加,并与P-top降场层浓度存在强的依赖关系,三维仿真结果与实验结果较吻合,而二维仿真并不能较好反映具有高压互连线的高压器件击穿特性.在不增加掩模版数、采用额外工艺步骤的条件下,具有30μm高压互连线宽度的多区双RESURF LDMOS击穿电压实验值为640V.所设计的高压互连器件结构可用于电平位移、高压结隔离终端,满足高压领域的电路设计需要.     

具有高压互连线的多区双RESURF LDMOS击穿特性

对600V以上级具有高压互连线的多区双RESURF LDMOS击穿特性进行了实验研究,并对器件进行了二维、三维仿真分析.利用多区P-top降场层的结终端扩展作用以及圆形结构曲率效应的影响,增强具有高压互连线的横向高压器件漂移区耗尽,从而降低高压互连线对器件耐压的影响.实验与仿真结果表明,器件的击穿电压随着互连线宽度的减小而增加,并与P-top降场层浓度存在强的依赖关系,三维仿真结果与实验结果较吻合,而二维仿真并不能较好反映具有高压互连线的高压器件击穿特性.在不增加掩模版数、采用额外工艺步骤的条件下,具有30μm高压互连线宽度的多区双RESURF LDMOS击穿电压实验值为640V.所设计的高压互连器件结构可用于电平位移、高压结隔离终端,满足高压领域的电路设计需要.     

新型双RESURF TG-LDMOS器件结构

研究了采用双RESURF技术的槽栅横向双扩散MOSFET(DRTG-LDMOS).讨论了双RESURF技术对击穿电压的影响,以及DRTG-LDMOS的电容特性.与传统的槽栅器件结构相比,新结构在相同的漂移长度和导通电阻下,击穿电压提高了30V,并表现出优异的频率特性.     

体硅Double RESURF器件表面电场解析模型及优化设计

提出了体硅double RESURF器件的表面电场和电势的解析模型.基于分区求解二维Poisson方程,获得double RESURF表面电场的解析表达式.借助此模型,研究了p-top区的结深,掺杂浓度和位置,漂移区的厚度和掺杂浓度,及衬底浓度对表面电场的影响;计算了漂移区长度,掺杂浓度和击穿电压的关系.从理论上揭示了获得最大击穿电压的条件.解析结果、验证结果和数值结果吻合良好.     

An Analytical Model for the Surface Electrical Field Distribution and Optimization of Bulk-Silicon Double RESURF Devices

提出了体硅double RESURF器件的表面电场和电势的解析模型.基于分区求解二维Poisson方程,获得double RESURF表面电场的解析表达式.借助此模型,研究了p-top区的结深,掺杂浓度和位置,漂移区的厚度和掺杂浓度,及衬底浓度对表面电场的影响;计算了漂移区长度,掺杂浓度和击穿电压的关系.从理论上揭示了获得最大击穿电压的条件.解析结果、验证结果和数值结果吻合良好.     

新型双RESURF TG-LDMOS器件结构

研究了采用双RESURF技术的槽栅横向双扩散MOSFET（DRTG-LDMOS），讨论了双RESURF技术对击穿电压的影响，以及DRTG-LDMOS的电容特性，与传统的槽栅器件结构相比，新结构在相同的漂移长度和导通电阻下，击穿电压提高了30V，并表现出优异的频率特性；     

RESURF LDMOS功率器件表面场分布和击穿电压的解析模型

提出了 RESURF L DMOS功率器件的表面电场分布和击穿电压的解析模型 .根据二维泊松方程的求解 ,得到了与器件参数和偏压相关的表面电场和电势分布解析表达式 .在此基础上 ,推出了为获得击穿电压和比导通电阻最好折中的优化条件 .该解析结果与半导体器件数值分析工具 MEDICI得到的数值分析结果和先前的实验数据基本一致 ,证明了解析模型的适用性