基带成形滤波器的FPGA实现

针对数字化基带成形滤波的信号处理特点,将截短的基带波形进行二维分解,得到成形滤波器的多相结构。通过对多相结构的分析,给出了一种较为精简实用的基于滤波器系数查询表模式的FPGA实现结构,该结构具有实现简单、占用资源少等特点。仿真结果表明,该结构完全可以达到实际应用的要求。     

基带内插脉冲成形滤波器的FPGA实现

基带内插脉冲成形(BBIPS)滤波器是全数字调制器的核心模块之一.成形滤波运算是调制器中运算量最大的组成部分,因此它的高效实现对降低调制器的运算量有着积极的意义.标准的滤波运算需要大量的乘加操作,然而简单的查表操作就可以实现调制器的基带成形滤波功能.首先介绍BBIPS滤波的理论基础,然后给出用FPGA实现BBIPS滤波器的查找表方法,并详细介绍基于查找表的设计结构.采用该技术实现的全数字BBIPS滤波器不仅性能优越,而且具有很强的灵活性,可以针对不同码元速率、内插倍数、基带成形波形等参数在系统中方便地修改.符合数字通信软件化的趋势,在软件无线电中有广阔的应用前景.     

高阶IIR滤波器的FPGA实现

结合IIR数字滤波器的基本结构,针对分布式算法中查找表规模过大的缺点,采用级联或并联结构,利用多块查找表使得硬件规模极大地减小,提出了并行和串行相结合的设计方案,并且实现了级联方式的10阶IIR低通滤波器。通过试验验证了该方法的有效性和实时性。     

根升余弦脉冲成形滤波器FPGA实现

提出了基于电路分割技术实现通信系统发送端根升余弦波形成形滤波器查表法的FPGA结构,节省了ROM单元,讨论了其ROM初始化时形渡数据的组织方法,完成了该结构的VHDI。实现,给出了该设计在Modelsim环境下的时序仿真结果。通过对仿真结果分析,表明所述的设计方法是可行的。该设计方案不随波形样本数目的增多而使电路系统变得更为复杂,它所实现的成形滤波器满足于高速成形的应用需求。     

余弦响应基带成形滤波器的设计

利用MATLAB的基本函数R_cosine(),编程设计自定义函数RRC()。对余弦响应基带成形滤波器进行了仿真计算,给出了三组参数下的部分性能曲线,提供了部分相关计算结果。其仿真计算方法可用于无线城域网的基带成形滤波器的具体设计。     

基于FPGA的WSN数字基带成形滤波器设计

基于EP2C35芯片设计了无线传感网络(WSN)数字基带成形滤波器,主要通过根升余弦成形滤波器的参数分析、抽头系数提取、系统结构设计与改进、系统功能与时序仿真和FPGA综合调试等过程实现。研究结果表明,该成形滤波器滚降系数为0.3时,通带内衰减小于0.5 d B,阻带衰减40 d B/Dec,时钟频率215 MHz,消耗288个逻辑单元,其资源消耗低,运算速度快,成本低廉,具有一定应用价值。     

基于分布式算法的高阶FIR滤波器及其FPGA实现

随着FPGA技术的稳步提高,FPGA替代其他技术用于实现高速信号处理已经变得切实可行。针对高阶FIR滤波器十分消耗FPGA硬件资源的问题,提出了一种采用基于位级联的多查找表分布式算法,并以一个32阶8位低通FIR滤波器为例,验证了所提出的方法。仿真结果表明,采用这种方法大大减少了FPGA硬件资源的耗费。     

基于FPGA的分布式算法FIR滤波器的设计实现

本文介绍了能高效实现固定常数乘法的分布式算法原理，给出了在FPGA中用查找表实现FIR滤波器的算法设计，并通过Altera公司的EPF10K30器件进行了设计验证。     

高速成形滤波器的设计与实现

结合TCM／8PSK高速调制解调器的要求，设计并实现了速率高达300Mbps的波形成形滤波器和相应的数模转换器。提出了一种基于分布式算法结构的新型滤波器结构，解决了FPGA中滤波器的高速计算问题。实验结果表明本文的结构可行，同时对其他领域也有应用价值。     

基带成形滤波器的数字设计与实现

根据基带成型滤波器的工作原理,文中设计出了一种基带成型滤波器的数字实现方案。该方案首先运用MATALB仿真工具得到信号基带成型后的仿真数据,并将仿真数据存储在FPGA中,然后通过查表操作实现了数字基带成型滤波器的功能。文中还给出了通过MODELSIM得到的信号基带成型后的仿真结果,仿真结果表明,由该方案所设计的基带成型滤波器可以很好地完成通信系统中信号的成型特性。     

DVB-S信道处理系统中基带脉冲整形插值滤波器的FPGA设计

在简要分析卫星数字视频广播DVB-S系统发送端信道处理系统设计理论的基础上,针对其中的基带脉冲整形插值滤波器,通过其DSP软件实现方法和FPGA硬件实现方法的详细比较,最终选用FPGA硬件方法来实现内插的有限冲击响应(FIR)数字滤波器.通过MATLAB仿真为该插值滤波器建立了完整的数学模型,同时结合系统的要求及协议标准,提出了该插值滤波器的FPGA 优化设计实现方法.     

全数字16QAM解调器设计与实现

正交移幅键控技术作为一种高效的传输方式得到了广泛的应用,AGC环、定时环、载波环和正交判决反馈均衡器是16QAM解调器实现的关键环节,对它们的原理进行了详细论述,并从硬件的角度对各个环节的实现进行了说明,运用MATLAB软件对各个环节进行了定点仿真,使用Verilog语言完成整个解调器的软件设计。不仅对用于硬件实现的FPGA芯片做了介绍,而且通过判断解调后的眼图表明解调效果较好。     

最大平行结构的kalman滤波器的硬件电路设计

文章提出了一种基于FPGA的kalman滤波器的硬件实现结构。由于设计应用了高性能的算数处理单元和流水线结构，获得高效的结果，每次的处理周期大约是57．98ns，比其软件实现快了3到4个数量级。同时有利用了资源共享技术，使其面积比没有使用资源共享的情况下减少了45％左右。     

高阶QAM载波恢复的FPGA设计实现

本文介绍了适用于高阶QAM载波恢复的极性判决算法。该算法利用极性判决器捕获大概频偏,再利用DD算法跟踪并进一步纠正频偏,减小抖动误差,从而相较传统算法具有更好的频偏捕获能力和健壮性。同时,该算法能对两种算法模式进行自动切换以达到精确的频偏纠正目的。本文采用实用有效的MSE方法对这两种算法模式进行自动转换控制,并以128QAM为例对该算法进行MATLAB仿真分析。最后在FPGA平台上实现了128QAM的载波恢复算法,并且效果理想,有很好的移植性。     

基于CORDIC算法的QAM调制器的FPGA实现

正交振幅调制技术(QAM)作为一种频带利用率较高、误码率相对较低的调制方式,被定义为很多数字通信系统的数字传输标准.QAM调制的载波信号一般采用查找表的方法,为了达到高精度的要求,需要耗费大量的ROM资源,文中提出了一种基于流水线CORDIC的算法实现QAM调制,可有效节省硬件资源,提高运算速度,同时可以实现多制式的QAM调制.最后给出了该设计方案的仿真结果,仿真结果表明,QAM调制器能产生四种调制方式的QAM信号,性能良好,迭到设计的要求.     

正交幅度调制解调器的FPGA设计与仿真

正交幅度调制技术（QAM）是一种功率和带宽相对高效的信道调制技术,因此在信道调制技术中得到了广泛的应用。它的载波信号的FPGA实现一般采用查找表的方法,为了达到高精度要求,需要耗费大量的ROM资源。提出了一种基于流水线CORDIC算法的实现方案,可有效地节省FPGA的硬件资源,提高运算速度,并根据DSP开发工具DSP Builder的优点,采用VHDL文本与Simulink模型图相结合的方法进行了设计。仿真结果验证了设计的正确性及可行性。     

具有低峰值功率的OFDM 16QAM序列

从4PSK格雷序列构建具有低峰值平均包络功率(PMEPR)的16QAM序列,并确定出这些序列PMEPR的不同上界。当最大PMEPR为3.6(即5.56dB)时,采用这些序列的数据传输速率是采用互补格雷序列的两倍以上。     

基于FPGA的全数字高阶QAM载波同步设计

在分析四相松尾环应用于QPSK载波同步的基础上,对环路进行改进,使该环路能够应用于高阶的QAM载波同步。采用System Generator以及Verilog HDL对改进后的环路进行FPGA设计验证,结果表明改进后的载波同步环路能够实现对16QAM载波锁定同步,星座图抖动小,同步时间迅速。