LCD的通用驱动电路IP核设计

本文介绍了一种新型的LCD驱动电路IP核的总体设计,采用自顶向下的设计方法将其划分为几个主要模块,分别介绍各个模块的功能,用VHDL语言对其进行描述,用FPGA实现并通过了仿真验证。该IP核具有良好的移植性,可驱动不同规模的LCD电路。     

面向SOC设计的可变规模的LCD驱动lP核的设计

文章介绍了一个面向SOC设计的可变规模的LeD驱动IP核,该IP包括四个独立的LeD驱动单元（DU）。不仅可以通过配置该IP使四个独立的Du分别驱动不同规模的LCD,而且能够实现四个Du级联来面对更复杂的应用场合。此外,设计了一个与wishbone总线相兼容的接口模块wrapper,并将该IP结合wrapper模块嵌入到0R1200平台来进行系统级的仿真验证。仿真结果表明该IP达到了设计要求,且通过修改wrapper模块可使该IP核适用于不同的SOC设计平台。     

平板显示器件通用驱动电路IP核的设计

介绍了一种全新的平板显示器件通用驱动电路IP核的总体设计。采用自顶向下的设计方法将其划分为几个主要模块，并分别介绍各个模块的功能，用VHDL语言对其进行描述，并用FPGA实现。通过仿真验证，该IP核具有良好的移植性，规模可调，可用于多数不同种类和不同规模的平板显示器件。     

应用LCD驱动芯片实现OLED驱动电路的设计研究

基于OLED的应用对AM-LCD和AM-OLED的驱动原理进行了深入的阐述,并结合理论进行TFT-LCD芯片的改进设计,将其应用到AM-OLED的驱动电路当中.对基于现有TFT-LCD驱动芯片在OLED驱动电路中的改进应用具有一定的参考价值.     

一种TFT LCD数字源驱动芯片的设计

分析了多晶硅薄膜晶体管(poly-Si TFT)有源矩阵驱动的结构和源驱动器的驱动原理及基本构成,并针对分辨率为800×600的64级灰度的VGA显示屏,采用分块矩阵的方法使数据转换频率降低到原来的1/10,在此基础上对传统的源驱动电路进行了改进,使DAC电路的数目大大减少,从而减小芯片面积,降低整个芯片的功耗。对电路采用Cadence进行仿真,给出了逻辑部分工作时序波形。     

准静态LCD驱动电路的实现

LCD可以用低电压来驱动,容易与集成电路配置,广泛应用在家用电器、办公自动化设备、工业仪器仪表及汽车等领域中。根据不同的用途和场合,采用的驱动电路也不同。本设计采用一种准静态扫描、1．5V单电源供电实现八段LCD的驱动方式,节省了专用集成电路芯片的引线资源,同时降低了芯片的功耗。     

点阵式LCD控制驱动电路的测试方法

在LCD显示器件广泛发展与应用的今天,LCD控制驱动电路作为液晶显示器的重要部件,需求量也日益增大。从而使得对LCD控制驱动电路的测试成为液晶显示效果的必然保证。点阵式LCD控制驱动电路的测试除了需要进行常规测试项的测试外,因其自身的特点,还具有一些特殊的测试项,同时也对测试系统的测试能力提出了更高要求。文章主要介绍了使用自动测试系统对点阵式LCD控制驱动电路测试的方法,该测试方法对于LCD显示控制驱动电路的测试具有普遍意义。     

TFT-LCD驱动芯片内置电源电路IP核设计

为了进一步提高TFT-LCD驱动芯片内置电源电路设计的合理性,为薄膜晶体管液晶显示器提供更加优质的电路服务,文章通过对TFT-LCD电源电路模块的功能和结构进行分析,在结合其驱动电压要求的基础上,对其内置电源电路IP核展开了详细的设计和分析。研究结果表明,文章所设计的TFT-LCD驱动芯片内置电源电路的IP核,具有显示时间快和工作稳定等特点,能够较好地对内置电源电路进行驱动。     

一种用于LCD驱动的高效电荷泵的设计

电荷泵是一种流行的获取高于供电电源的直流电压转换技术.传统的电荷泵电路采用二极管连接的NMOS管级联来获取较高的电压,由于阈值电压的作用,这种电荷泵的提升效率会随着级数的增加而下降.为了提高效率,文中提出了一种提升5倍电压的采用液晶显示器(LCD)驱动的新型电荷泵结构.特别设计了开关管的栅控电路,消除了阈值电压对电压提升效率的影响,并且通过对开关管尺寸和控制时钟的进一步优化,提高了电压转换效率,降低了功耗,特别适合于小尺寸LCD驱动的需要.     

ALTECC_DECODER IP核的IEEE 1500 Wrapper设计

IP核的广泛应用提高了电路集成的效率。由于众多功能各异的IP核集成在电路中,完善的测试机制是确保其正常工作的前提。因此,如何对IP核进行测试成为复用IP核技术必须解决的问题。IEEE Std 1500提供了IP核的测试实现机制,文中基于IEEE 1500研究如何实现IP核的Wrapper设计,实验以Hamming码译码IP核ALTECC_DECODER为测试对象,验证了IEEE 1500 Wrapper可有效地对IP核进行测试。     

用于数模混合电路中ADC测试的IP核设计

针对片上系统(SoC)中模数转换器(ADC)的测试,提出了一种测试IP核结构。IP核主要由模拟信号源、换位器和标准数模转换器(DAC)等组成,能够根据设计者不同的需求选择不同的测试方案。针对ADC的低位呆滞故障以及跳变故障的检测,提出了一种新的检测方法,解决了ADC低位故障检测困难的问题,该方法还可以用于对电压稳定度以及噪声的测量。通过对IP核数字电路部分的设计与仿真,证明IP核是可行的。     

一种节省存储量的SOVA子译码器IP核的设计

在简单分析SOVA译码算法的基础上,对SOVA子译码器IP核的设计进行了整体分析;从硬件实现的角度,对译码算法的特征进行了理论分析,得到了对称状态节点的软信息具有确定关联的结论;并据此优化了硬件设计,极大地减少了存储资源的占用。同时,采用其他两种减少存储空间的优化设计方案和流水线策略,进一步减少了SOVA子译码器的功耗。对以上优化设计方案进行了设计实现。仿真结果及FPGA硬件测试验证表明,文章提出的优化方案可行、有效,极大地降低了硬件资源占用和功耗。     

变参数RS译码器IP核的实现

设计出一种码长可以变化的RS码译码器IP核电路,可进行RS(15,5)、RS(15,7)、RS(15,9)以及RS(15,11)的译码。译码器电路使用BM迭代译码算法,并在硬件电路中加以改进,使得电路能扩充到编译纠错位数多的复杂RS码。该译码器电路尽可能多地使用可以共享的模块,降低了电路的规模。硬件电路采用V erilogHDL进行描述,并在FPGA上进行了验证,同时给出了硬件电路在逻辑分析仪上得到的结果。     

USB2.0设备控制器IP核设计

通用串行总线技术是一种为实现计算机与各种外设进行数据交换提出的工业标准。它具有快速、双向、支持实时传输、支持即插即用等技术优点。其控制核心包括USB主机控制器和设备控制器。文中设计了符合USB2．0规范的USB设备控制器IP软核。首先通过对USB2．0设备控制器进行分析,为设计划分层次和模块;然后逐个模块地进行结构设计和细节设计;最后对USB设备控制器的设计进行整体逻辑功能仿真。     

一种适合于SoC集成的UART核的设计实现

文章主要介绍一个通用异步接收器／发送器（UART）核的设计。按串行通信协议进行设计，具有模块化、兼容性和可配置性，适合于SoC（System—on—a—Chip）应用。仿真结果表明该核满足收发要求，功能正确；在RTL级充分考虑了资源共享，实现了对电路的优化。该IP核已用于一款16位定点DSP芯片的设计中。     

可配置总线接口USB控制器IP核的设计与实现

设计并实现了USB1．1器件IP软核、固核和硬核。详细介绍了USB IP软核的设计和验证技术以及基于0．18μm标准单元的固核与硬核的实现方法。为了提高USB IP的可重用性，引入了总线适配器和可配置总线接口IP核的概念，设计了三种总线适配器。对USB IP核的可配置端点数及基于FPGA的三种总线适配器进行了性能分析和评价。