乐音旋律识别研究

乐音中的基音成分是进行乐音分析的重要参数，使用小波分解可以比较清晰地反映基音周期情况，FFT对于周期信号有精确的频域分辨．利用小波在信号低频分解方面的良好性质，提出了小波分解的基音检测方法，并用优化的FFT方法获得基音频率的精确定位．在实际开发的系统中取得了较好的效果．     

谐波分析高效算法的研究

从满足电能质量测量的实时性要求出发,尽量减少数据的计算量,研究开发了基于复序列的FFT算法,该算法与FFT比较,分析同样序列长度的电压、电流数据,使其FFT运算量减少了一半.因此该算法在电能质量在线监测系统中得到了很好的应用.     

一种改进的基于FFT Pruning算法的快速实现方法

针对文献[5]提出的FFT Pruning算法作了一些改进,得到了只计算FFT盯频谱中部分频点谱值的改进的快速实现方法．根据输入输出数据的结构特点,利用辅助矩阵和数据复制等手段,降低了FFT Pruning算法实现的复杂度,提高了FFT Pruning算法实现的灵活性．将改进后的FFT Pruning算法用C语言实现并在DSP集成开发环境CCS下的C5402 Device Simulator上运行．在相同条件下,再运行一般意义上的FFT算法和文献[5]中算法所对应的C程序、统计3种方法的运行时间并比较他们的效率．仿真结果表明：在相同的条件下,改进后的算法在快速准确地得到相关频谱值的同时,运算时间明显少于另外两种方法．同时,对输入输出端所取数据的长度也没有任何限制．     

共轭反对称序列的DFT及FFT算法

对共轭反以称复数序列的离散傅立叶变换（DFT）及其快速傅立叶变换（FFT）算法进行了研究,获得了共轭反对称序列的DFT具有实部为0的性质,并开发出适用于共轭反对称序列的FFT算法。该算法与传统的FFT算法相比减少了一半的计算量和存储单元。     

一种频率抽取FFT蝶形递归算法及其高效应用

实际应用中全部点的FFT算法是冗余的，为解决少数点的FFT算法，文章导出了蝶形FFT的递归方程，给出实现少数点应用程序，进而提出直接多项式方法，较全部点迭代FFT算法具有更高的效率。     

一种基于DSP56001的FFT算法

该算法利用指数映射的基本原理，把一维的DFT映射成多维的DFT，并利用了DSP56001的特点，适当选择分解后的DFT长度，然后分别应用循环卷积及基2FFT的方法实现快速运算，该算法能够实现的FFT点数比基2FFT算法灵活，而且其执行速度也达到相当可观的程度。     

快速傅立叶变换（FFT）在TMS320F206上的实现

对快速傅立叶变换(FFT)在数字信号处理器(DSPs)F206上实现中出现的计算溢出、倒序排列等问题进行了分析并提出了解决方法，同时对快速傅立叶变换(FFT)的特点进行了研究和总结；据此编写出FFT在F206上实现的流程图；根据实验结果，给出了不同长度的FFT运算在F206上实现的运算时间和精度。该结果表明此方法用于一般的信号处理和工业控制中都能达到精度和实时性的要求。     

基于MATLAB的FFT失真度误差测量研究

FFT广泛应用于离散信号的数字信号处理中，完成离散信号从时域到频域的转换。以FFT在测量失真度中的应用为例，分析了可能造成误差的原因，并用MATLAB进行了仿真，以找出减少误差的最佳方法。     

FFT与随机表面的数字表征

提出了用FFT（fast fourier transform)分析与表征随机表面空间形貌特征的方法，对随机表面的PSDF(power spectrum density function）和ACVF（auto-covariance function）或ACF（autocorrelation founction自相关函数）进行了系统分析，用基3DIT－FFT（discrete in-time FFT）对表面信号分别在时域和频域进行了分析与讨论，阐述了从原理方法到运算速度的优越性。     

基于FFT的伪码快速捕获

首先对普通的串行捕获方式作了分析，说明了它的不足之处，并指出目前并行捕获方式在系统复杂度和捕获速度之间存在矛盾，针对这一矛盾提出了基于FFT并行捕获算法．给出针对无线电导航接收机而设计的FFT捕获算法，对该算法的捕获性能作了分析，并对弱导航信号研究了基于FFT捕获的解决方法．理论分析和仿真结果证实该方法能够大幅度减少捕获时间，并且在低信噪比下具有较好的捕获性能．     

ASIC Design of Floating-Point FFT Processor

An application specific integrated circuit (ASIC) design of a 1024 points floating-point fast Fourier transform(FFT) processor is presented. It can satisfy the requirement of high accuracy FFT result in related fields. Several novel design techniques for floating-point adder and multiplier are introduced in detail to enhance the speed of the system. At the same time, the power consumption is decreased. The hardware area is effectively reduced as an improved butterfly processor is developed. There is a substantial increase in the performance of the design since a pipelined architecture is adopted, and very large scale integrated (VLSI) is easy to realize due to the regularity. A result of validation using field programmable gate array (FPGA) is shown at the end. When the system clock is set to 50 MHz, 204.8 μs is needed to complete the operation of FFT computation.     

基于FPGA的超高速FFT硬件实现

介绍了频域抽取基二快速傅里叶运算的基本原理;讨论了基于FPGA达4 096点的大点数超高速FFT硬件系统设计与实现方法,当多组大点数进行FFT运算时,利用FPGA内部大容量存储资源,采用乒乓结构进行流型运算,提高FFT运算速度,同时保证结果的准确性;对实际硬件进行了FFT运算测试,测试结果证明了系统的可行性和正确性,并且利用该硬件系统成功完成了星载SAR实时成像处理。     

基于FFT的DBPSK多路并行接收机设计

提出一种基于FFT的高效多路并行下变频算法,具有实现难度低,资源利用率高,解调性能与传统DBPSK接收机性能仅相差1 dB等优点。并提出了一种基于该算法的差分二进制相移键控（DBPSK）新型多路并行接收机设计,能够并行处理上千路调制在不同子载波的信号。解决同类问题的传统接收机设计需要为每一路子信道分配独立数字下变频（DDC）模块,增加硬件来提升处理载波数,消耗较多硬件资源。该方法应用于DBPSK多路并行接收机设计中,在较低硬件资源消耗下,获得了良好的接收性能。     

基于FPGA的蝶形运算的设计与实现

本文以FFT算法和CORDIC算法为基础,通过理论分析,提出一种改进的CORDIC流水线结构并设计了FFT的蝶形运算单元,将硬件不易于实现、运算缓慢的乘法单元转换成硬件易于实现、运算快捷的加法单元,并根据基4算法的寻址特点设计了简单快速的地址发生器。系统整体采用流水线的工作方式,使整个系统的数据交换和处理速度得以提高,经过时序仿真和硬件仿真验证,运行速度达到100MHz以上。     

基于改进旋转因子的高性能FFT硬件设计

针对FFT硬件实现中旋转因子模块占用资源较多的问题,设计高性能单路延时反馈结构的基2²快速傅里叶变换. 采用CORDIC与MCM混合的方法设计旋转因子模块,实现了无需常规乘法器的FFT架构,不必占用DSP48E资源. 对于旋转角度数量较少的W₁₆旋转因子模块,采用基于三输入加法器的MCM方法设计,将加法器数量降到最低. 对于旋转角度数量较多的W₆₄、W₂₅₆和W_{1 024}模块,采用CORDIC方法设计. 依据旋转角度的数学规律,设计旋转角度实时生成模块,与传统的CORDIC方法相比,不需要占用ROM资源,避免了复杂的寻址逻辑和时序控制. 与其他构架相比,设计的16 bit 64点快速傅里叶变换在Xilinx Virtex-7上将单位slice吞吐率提高了35.20%,256点FFT在Virtex-5上提高了30.37%,1 024点FFT在Virtex-7上提高了25.38%.     

与FFT并行算法相适应的体系结构探讨

介绍了并行FFT算法,讨论其在网格和超立方体并行体系结构上的实现方法,并作了多个方面的比较,为高效实现并行FFT选择一种合适的体系结构。经研究表明,并行FFT算法的最佳体系结构为超立方体。     

基于LabVIEW的电能质量监测系统研究

针对传统的电能质量分析仪以硬件为核心、功能单一、成本高、数据处理慢等问题,设计了一种基于虚拟仪器平台LabVIEW的电能质量监测系统,采用多线程处理技术实现了对电压电流8路采集信号的并行处理,采用FFT和小波变换实现对稳态参量和暂态参量的计算,最终达到对电能质量的5项指标进行实时监测与分析.经测试,系统性能稳定、操作简单、可扩展性强、并达到国家电能质量检测A级仪器标准.     

ASIC Design and Implementation for Digital Pulse Compression Chip

A novel ASIC design of changeable-point digital pulse compression (DPC) chip is presented. System hardware resource is reduced to one third of the traditional design method through operations sharing hardware, i.e. let FFT, complex multiplication and IFFT be fulfilled with the same hardware structure. Block-floating-point scaling is used to enhance the dynamic range and computation accuracy. This design applies parallel pipeline structure and the radix-4 butterfly operation to improve the processing speed. In addition, a triple-memory-space (TMS) configuration is used that allows input, computation and output operations to be overlapped, so that the dual-butterfly unit is never left in an idle state waiting for I/O operation. The whole design is implemented with only one chip of XC2V500-5 FPGA. It can implement 1 024-point DPC within 91.6μs. The output data is converted to floating-point formation to achieve seamless interface with TMS320C6701. The validity of the design is verified by simulation and measurement results.     

基于CORDIC的基4-IFFT／FFT算法的硬件实现

该文给出了一种基于CORDIC的基4-IFFT／FFT算法,只需加减法和移位即可实现乘法。在QuartusⅡ上建立了一个VHDL无乘法器递归结构的仿真模型进行验证,在CycloneⅡ系列的开发板上完成硬件实现。实验结果表明,对于1024点的FFT运算,该文给出的算法相比于级联结构可节省55％的硬件资源。对于20MHz下的64点FFT运算,时间约为13μs。整个算法成本低,速度较快又采用模块化思想设计,可移植性强,通用性好,在可见光OFDM调制解调系统中有很好的应用前景。     

基于DSP的电网谐波分析仪的设计

基于FFT谱分析的电网谐波分析仪设计原理,设计以DSP为核心的系统硬件、以FFT算法为主的系统软件.对DSP(TMS320LF2407)实现FFT算法中出现运算中的溢出、抗泄漏效应和抗混叠效应等现象进行分析,并提出解决方法.实验运行表明,系统对谐波电参数的测量与分析是可行的,可满足精度和实时性要求.