Δ-∑A／D转换器中数字下变频解调器的设计与实现

从集成电路设计技术的角度，介绍了Δ-∑A／D转换器中数字下变频解调器的原理和集成实现方法。釆用CSD码，用CIC滤波器、半带滤波器，实现了16位Δ-∑A／D转换器中的抽取器。对所设计的HDL代码进行了综合及仿真。结果表明，设计达到了精度要求，且具有速度快、面积小的特点。     

一种16位音频∑△ A/D转换器

提出了一种16位立体声音频新型稳定的5阶∑△A/D转换器.该转换器由开关电容∑△调制器、抽取滤波器和带隙基准电路构成.提出了一种新的稳定高阶调制器的方法和一种新的梳状滤波器.采用0.5μm 5V CMOS工艺实现∑△A/D转换器.∑△A/D转换器可以得到96dB的峰值SNR,动态范围为96dB.整个芯片面积只有4.1mm×2.4mm,功耗为90mW.     

Σ-Δ模数转换器工作原理及简单分析

∑-ΔA/D转换器是一种高精度的模数转换器,它和传统的A/D转换器不同,具有高分辨率、高集成度、造价低和使用方便的特点,并且越来越广泛地使用在一些高精度仪器仪表和测量设备中。文章从信号的过采样、噪声整形、数字抽取滤波等方面分析了∑-ΔA/D转换器的工作原理,对人们全面了解∑-ΔA/D转换器有一定的帮助。     

一种稳定的高阶∑—△模／数转换器

文章提出了一种稳定的高阶∑-△模数转换器的设计方法。结合实例，简要说明了多级数字抽取滤波器的设计，并讨论了调制器基内零点优化的方法。设计的∑-△A/D转换器可以满足无线通信应用中大动态范围A/D转换的要求。     

一种Σ-Δ A/D转换器抽取滤波器的设计

设计了一种Σ-ΔA/D转换器中的数字抽取滤波器。该滤波器应用于音频范围,采用多级多采样率的结构,由梳状滤波器、补偿滤波器以及两个半带滤波器组成。滤波器系数用标准符号编码实现,减少了乘法单元的使用。采用Simulink模拟过采样128倍的4位调制器输出;用Verilog编写用于测试的滤波器代码。在Matlab中分析滤波器输出码流,得到的信噪比为101 dB,能够满足高端音频A/D转换器的要求。     

A 16 bit Stereo Audio ΣΔ A/D Converter

提出了一种16位立体声音频新型稳定的5阶∑△A/D转换器.该转换器由开关电容∑△调制器、抽取滤波器和带隙基准电路构成.提出了一种新的稳定高阶调制器的方法和一种新的梳状滤波器.采用0.5μm 5V CMOS工艺实现∑△A/D转换器.∑△A/D转换器可以得到96dB的峰值SNR,动态范围为96dB.整个芯片面积只有4.1mm×2.4mm,功耗为90mW.     

一种稳定的高阶Σ-Δ模/数转换器

文章提出了一种稳定的高阶Σ-Δ模数转换器的设计方法.结合实例,简要说明了多级数字抽取滤波器的设计, 并讨论了调制器基带内零点优化的方法.设计的Σ-Δ A/D转换器可以满足无线通信应用中大动态范围A/D转换的要求.     

△-∑A/D转换器中数字下变频解调器的设计与实现

从集成电路设计技术的角度,介绍了△-∑A／D转换器中数字下变频解调器的原理和集 成实现方法。采用CSD码,用CIC滤波器、半带滤波器,实现了16位△-∑A／D转换器中的抽取器。 对所设计的HDL代码进行了综合及仿真。结果表明,设计达到了精度要求,且具有速度快、面积小 的特点。     

一种单环5阶高精度音频△-∑ A/D转换器

采用英飞凌0.11 μm CMOS工艺,实现了一种用于音频范围的高精度△-∑ A/D转换器.调制器采用1位量化的5阶单环前馈结构,ADC过采样率为256.A/D转换器模拟调制器工作于5V电压,数字滤波器工作于1.2V电压,整体功耗为20.52 mW,版图面积3.1 mm2.仿真结果显示,设计的A/D转换器在20 kHz信号带宽内达到108.9 dB的信噪失真比,有效位数为18位.     

一种用于过采样Σ-Δ A/D转换器的抽取滤波器

采用0.8 μm CMOS工艺,实现了一种用于过采样Σ-Δ A/D转换器的数字抽取滤波器.该滤波器采用多级结构,梳状滤波器作为首级,用最佳一致逼近算法设计的FIR滤波器作为末级,并通过位串行算法硬件实现.芯片测试表明,该滤波器对128倍过采样率、2阶Σ-Δ调制器的输出码流进行处理得到的信噪比为75 dB.     

∑-Δ ADC在软件无线电移动终端中的应用

模数转换器是基于软件无线电的多模移动终端中的关键器件。∑-Δ模数转换器(∑-ΔADC)是利用∑-Δ调制技术和数字滤波技术实现的一种高精度模数转换器,主要由∑-Δ调制器和数字降采样滤波器构成。简要描述了移动通信信号特征,对闪烁型模数转换器(Flash-ADC)和∑-Δ模数转换器的性能进行了详细分析与比较,指出∑-Δ模数转换器可以更好地满足多模移动终端中对大动态范围A/D转换的要求。     

16位∑-ΔA/D转换器AD7705与微控制器的接口设计

介绍了16位∑-ΔA/D转换器AD7705的特点、结构和应用,并举例说明这种串行输入/输出的A/D转换器与微控制器的一般接口方式,指出了微控制器对AD7705片内寄存器编程的关键,并且给出了数据手册中没有的C51接口读写程序.     

一种用于过采样∑-△ A／D转换器的抽取滤波器

采用0．8μm CMOS工艺，实现了一种用于过采样∑-△ A／D转换器的数字抽取滤波器。该滤波器采用多级结构，梳状滤波器作为首级，用最佳一致逼近算法设计的FIR滤波器作为末级，并通过位串行算法硬件实现。芯片测试表明，该滤波器对128倍过采样率、2阶∑-△调制器的输出码流进行处理得到的信噪比为75dB。     

宽带∑-△A/D转换器中数字抽取滤波器的设计与验证

无线便携式移动设备与宽带intemet接入技术的发展,对∑-△A/D转化器的带宽要求越来越高。文中结合前端5阶宽带乏△调制器,设计了一种降低功耗与面积的数字抽取滤波器,应用于宽带高精度AD转换器中。MATLAB／simulink仿真结果表明,经过数字抽取滤波器滤波后信噪比为97．8dB,通带边界频率为1．8MHz,最小阻带衰减为70dB,通带内波纹0．0025dB,可满足设计要求。∑-△A/D转换器高精度、低功耗的优点,可广泛应用于中特种设备检验检测仪器仪表中。     

一种0.35 μm CMOS高精度Σ-Δ A/D转换器

提出了一种应用于MEMS压力传感器的高精度Σ-Δ A/D转换器。该电路由Σ-Δ调制器和数字抽取滤波器组成。其中,Σ-Δ调制器采用3阶前馈、单环、单比特量化结构。数字抽取滤波器由级联积分梳状(CIC)滤波器、补偿滤波器和半带滤波器(HBF)组成。采用TSMC 0.35 μm CMOS工艺和Matlab模型对电路进行设计与后仿验证。结果表明,该Σ-Δ A/D转换器的过采样比为2 048,信噪比为112.3 dB,精度为18.36 位,带宽为200 Hz,输入采样频率为819.2 kHz,通带波纹系数为±0.01 dB,阻带增益衰减为120 dB,输出动态范围为110.6 dB。     

一种用于过采样∑-ΔDAC和D类音频功率放大器的插值滤波器设计

本文提出了一种用于过采样∑-ΔDAC和D类音频功率放大器的插值滤波器的设计方法，利用此方法设计出了一个4倍的插值滤波器。     

一种高速高精度Σ-Δ调制器的设计

采用多位D/A转换器是Σ-Δ调制器实现高速高精度的主要手段,然而,多位D/A转换器引入非线性却是影响Σ-Δ调制器信噪比的主要因素.讨论了一种具有单位信号传递函数、动态元件匹配实现多位D/A 转换器并对其引入的非线性噪声压缩整形(NSDEM)的Σ-Δ调制器结构;在此结构上进行了Σ-Δ调制器的设计方法研究.行为仿真结果验证了该结构和设计方法的可行性.     

一种单环5阶高精度音频Δ-Σ A/D转换器

采用英飞凌0.11μm CMOS工艺,实现了一种用于音频范围的高精度Δ-ΣA/D转换器。调制器采用1位量化的5阶单环前馈结构,ADC过采样率为256。A/D转换器模拟调制器工作于5V电压,数字滤波器工作于1.2V电压,整体功耗为20.52mW,版图面积3.1mm2。仿真结果显示,设计的A/D转换器在20kHz信号带宽内达到108.9dB的信噪失真比,有效位数为18位。     

Σ-Δ模拟/数字转换器综述

Σ-ΔA/D转换器是利用速度换取精度的高精度模拟/数字转换器。文章分析了Σ-ΔA/D转换器的产生、组成和优势,重点介绍了Σ-Δ调制器结构及其性能指标,简要介绍了数字抽取滤波器。对Σ-ΔA/D转换器国内外发展状况进行了全面的分析。在此基础上,论述了Σ-ΔA/D转换器未来的发展趋势。     

基于CPCI总线多通道并行A/D采集卡设计

提出了一种基于CPCI总线多通道并行A/D采集卡的设计方案。该板卡应用高精度∑-ΔA/D转换器,研究解决了频率特性不同的多通道电压量实时采集,完成了CPCI总线多通道并行A/D采集卡设计。该板卡既可以实现并行采集,实时性强;又能适用于多种频率被测电压量的情况,适用范围更广。