低压低功耗CMOS带隙电压基准及启动电路设计

介绍了一种低压电流模带隙电压基准电路,并提出了一种新颖的启动电路结构.电路采用预先设置电路工作点和反馈控制相结合的方法有效地克服了第三简并点的问题,从而保证电路能够正常工作.文中给出详细的分析和电路实现,并给出了一种电路简并点和启动裕度分析的SPICE仿真方法.电路采用0.25μm CM0S工艺设计并流片.最后对电路的测试结果进行了比较和分析.     

低压低功耗CMOS带隙电压基准及启动电路设计

介绍了一种低压电流模带隙电压基准电路,并提出了一种新颖的启动电路结构.电路采用预先设置电路工作点和反馈控制相结合的方法有效地克服了第三简并点的问题,从而保证电路能够正常工作.文中给出详细的分析和电路实现,并给出了一种电路简并点和启动裕度分析的SPICE仿真方法.电路采用0.25μm CM0S工艺设计并流片.最后对电路的测试结果进行了比较和分析.     

新型低功耗低温漂带隙基准电路设计

本文提出了一种新型参考电压电路设计方式,其产生的输出参考电压,又被称为带隙基准,具有超低功耗、低温漂系数的特点,电路简单易于实现,非常适合于低功耗领域芯片设计的应用。与传统的带隙基准电路不同,此电路利用具有负温度系数的双极晶体管基极-发射极电压和工作在亚阈值区域具有正温度系数的MOS管栅极-源极电压相加权,构成一个带隙基准电压。设计采用110nm半导体工艺,电源电压1.8V,在典型工艺角下,-40℃～105℃温度范围内平均功耗电流为948nA,温漂系数为11.64ppm/℃。     

低温漂带隙基准源及驱动电路设计

基于标准N阱CMOS工艺设计了一种带隙基准电压产生及输出驱动转换电路。该电路采用0.6μmCSMC-HJN阱CMOS工艺验证,HSPICE模拟仿真结果表明电路输出基准电压为1.25V左右;在–55℃～125℃温度范围内的典型工艺参数条件下,电路温度系数仅为7×10-6/℃;电源电压范围为4V￣6V,在产生标称1.25V基准电压的同时,可以为负载提供1mA￣2mA的电流驱动能力。     

一种具有高电源抑制比的低功耗CMOS带隙基准电压源

文章设计了一种适用于CMOS工艺的带隙基准电压源电路，该电路采用工作在亚阈值区的电路结构，并采用高增益反馈回路，使其具有低功耗、低电压、高电源电压抑制比和较低温度系数等特点。     

一种高PSR CMOS带隙基准电路设计

为了降低芯片电路功耗,电源电压需要不断的减小,这将导致电源噪声对基准电压产生严重影响。为此针对这一问题进行相关研究,采用SMIC 0.18μm工艺,设计出一种低功耗、低温度系数的高PSR带隙基准电压源。仿真结果表明,该设计带隙基准源的PSR在50 kHz与100 kHz分别为-65.13 dB和-53.85 dB;在2⁶ V电源电压下,工作电流为30μA,温度系数为30.38 ppm/℃,电压调整率为71.47μV/V。该带隙基准适用于在低功耗高PSR性能需求的LDOs电路中应用。     

一种低压CMOS带隙电压基准源

设计了一种与标准CMOS工艺兼容的低压带隙电压基准源,该电路应用二阶曲率补偿,以及两级运算放大器,采用0.8μm BSIM3v3 CMOS工艺,其中,Vthn=0.85 V,Vthp=-0.95 V。用Cadence Spectre软件仿真得出:最小电源电压1.8 V,输出电压590 mV,在0~100℃范围内,温度系数(TC)可达15 ppm/℃,在27℃时输出电压变化率为±2.95 mV/V。     

一种无运放低压低功耗CMOS带隙基准电压源的设计

采用无运放电路结构,通过改进反馈环路和调整电阻的方法,设计了一种低电压低功耗的带隙基准电压源.相比传统有运放结构,电路芯片面积更小和具有更低的电流损耗,并且大部分电流损耗都用于产生输出电压.基于CSMC 0.5 μmCMOS工艺对所研制带隙基准电压源进行流片,测试结果表明,当电源电压大于0.85 V时,能够产生稳定的输...     

一种用于A/D转换器的低电压CMOS带隙电压基准源

设计了一种在1V电压下正常工作的用于A/D转换器的低功耗高精度的CMOS带隙电压基准.电路主要包括了一个带隙基准和一个运放电路,而且软启动电路不消耗静态电流.电路采用0.18μm CMOS工艺设计.仿真结果显示,温度从-40~125°C,温度系数约为1.93ppm/°C,同时电源抑制比在10kHz时为38.18dB.电源电压从0.9V到3.4V变化时,输出电压波动保持在0.17%以内;电路消耗总电流为5.18μA.     

一种低温漂低功耗的带隙基准源的设计

设计一种低温漂低功耗的带隙基准结构,在传统带隙基准核心电路结构上增加一对PNP管,两个双极型晶体管叠加的结构减小了运放的失调电压对输出电压的影响,降低了基准电压的温度失调系数.电路设计与仿真基于CSMC0.5μm CMOS工艺,经流片,测得室温下带隙基准输出电压为1.326 65 V,在-40～+85℃范围内的温度系数为2.563 ppm/℃;在3.3 V电源电压下,整个电路的功耗仅为2.81μW;在2～4 V之间的电源调整率为206.95 ppm.     

低功耗CMOS电压基准源的设计

给出一低功耗、低温度系数的电压基准源电路的设计。其特点是利用工作在弱反型区晶体管的特性,该电压基准源采用CSMC 0.5μm,两层POLY,一层金属的CMOS工艺实现,芯片面积为0.036 75 mm2。测试结果表明:其最大工作电流不超过380 nA;在2.5~6 V工作电压下,线性调整率为0.025%;4 V输入电压;20~100℃范围内,平均温度系数为64 ppm/℃。以更小的面积,更低的功耗实现了电压基准源的性能。     

改进结构的低压低功耗CMOS带隙基准源

提出了一种低电压、低功耗、中等精度的带隙基准源,针对电阻分流结构带隙基准源在低电源电压下应用的不足作出了一定的改进,整体电路结构简单且便于调整,同时尽可能地减少了功耗.该电路采用UMC 0.18 μm Mixed Mode 1.8 V CMOS工艺实现.测试结果表明,电路在1 V电源电压下,在-20～30℃的温度范围内,基准电压的温度系数为20×10-6/℃,低频时的电源电压抑制比为-54 dB,1 V电源电压下电路总功耗仅为3μW.     

一种阵列式版图布局的低温度系数CMOS带隙基准电压源

设计了一款低温度系数的自偏置CMOS带隙基准电压源电路,分析了输出基准电压与关键器件的温度依存关系,实现了低温度系数的电压输出。后端物理设计采用多指栅晶体管阵列结构进行对称式版图布局,以压缩版图面积。基于65 nm/3.3 V CMOS RF器件模型,在Cadence IC设计平台进行原理图和电路版图设计,并对输出参考电压的精度、温度系数、电源抑制比(PSRR)和功耗特性进行了仿真分析和对比。结果表明,在3.3 V电源和27℃室温条件下,输出基准电压的平均值为765.7 mV,功耗为0.75μW;在温度为-55~125℃时,温度系数为6.85×10~(-6)/℃。此外,输出基准电压受电源纹波的影响较小,1 kHz时的PSRR为-65.3 dB。     

低压CMOS带隙电压基准源设计

在对传统典型CMOS带隙电压基准源电路分析和总结的基础上,综合一级温度补偿、电流反馈技术,提出了一种1-ppm/°C低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放,简化了电路设计。放大器输出用作电路中PMOS电流源偏置,提高了电源抑制比(PSRR)。整个电路采用TSMC0.35μmCMOS工艺实现,采用HSPICE进行仿真,仿真结果证明了基准源具有低温度系数和高电源抑制比。     

一种10-ppm/~oC低压CMOS带隙电压基准源设计

在对传统CMOS带隙电压基准源电路分析和总结的基础上,综合一级温度补偿、电流反馈和电阻二次分压技术,提出了一种10-ppm/oC低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放,简化了电路的设计,放大器的输出用于产生自身的电流源偏置,提高了电源抑制比(PSRR)。整个电路采用TSMC 0.35mm CMOS工艺实现,采用Hspice进行仿真,仿真结果证明了基准源具有低温度系数和高电源抑制比。     

一个低压高阶曲率补偿的CMOS带隙基准电压源的设计

运用带隙基准的基本原理,采用0.6μm的CMOS工艺,对一个低压高阶曲率补偿的高性能CMOS带隙基准电压源进行研究,并结合所提出电路给出了高阶曲率补偿的数学表达式。Cadence软件仿真结果显示:电源电压最低可为1.2 V,在-20~100℃温度范围内,输出电压为0.6 V,温度系数为9.1 ppm/℃,即基准输出电压随温度变化不超过±0.1%。低频(f=1 kHz)时PSRR为-78 dB。在室温电源电压为1.2 V时总功耗约为38μW。整个带隙基准电压源具有良好的综合性能。     

一种低电压CMOS带隙基准源的分析与设计

分析了一种无需低阈值电压器件的低压CMOS带隙基准源结构,通过具体电路分析和设计验证了该结构相比于传统的基准源结构可以大大降低电源电压.基于0.5um商用标准CMOS工艺,使用Hspice仿真该电路得到结果为:最低电源电压为1.45V、输出基准电压604mV、温漂12PPM/℃.     

一种低温漂、高精度CMOS带隙基准源设计

基于线性分段补偿的基本原理,依据输出支路内部的温度负反馈结构,提出了一种结构简单、适应不同开口方向的高阶补偿方法。并设计了一种基于电流镜结构的低温漂、高精度的电压基准电路。CSMC 0.35 μm CMOS工艺的仿真结果表明,经高阶补偿的电压模基准,在-40~125 ℃温区范围内温度系数为2.84×10^-6/℃,低频100 Hz时的PSRR达到-70.6 dB,10 kHz为-63.36 dB。当电源电压在2~3 V范围内变化时,其电压值波动为3 mV/V。整个带隙基准电压源具有较好的综合性能。     

一种高性能的亚阈值CMOS电压基准

基于0.18 μm CMOS工艺设计了一种高性能的亚阈值CMOS电压基准。提出了一个电压减法电路,将两个具有不同阈值电压且工作在亚阈值区晶体管的栅源电压差作为电压基准输出。所提出的电压减法电路还可以很好地消除电源电压变化对输出基准的影响。后仿仿真结果表明,所设计的电压基准在0.55~1.8 V电源电压范围内,线性灵敏度为0.053%/V~0.121%/V;在-20 ℃~80 ℃范围内,温度系数为9.5×10-6/℃~3.49×10-5/℃;在tt工艺角、0.55 V电源电压下,电源抑制比为-65 dB@100 Hz,功耗为3.7 nW。芯片面积为0.008 2 mm²。该电路适用于能量采集、无线传感器等低功耗应用。