一种降低RAM测试复杂性的新方法

本文给出了一种ＩＤＤＱ测试技术和传统的走步测试相结合的ＲＡＭ测试方法。采用ＩＤＤＱ测试技术可以减少ＲＡＭ测试的成本，但由于ＲＡＭ结构和使用上的限制，只采用ＩＤＤＱ测试其故障检测能力不够高。在常规ＲＡＭ测试的基础上增加ＩＤＤＱ测试是一个很好的解决方案。ＲＡＭ阵列中的桥接故障、栅氧短路故障，可以用ＩＤＤＱ覆盖。ＩＤＤＱ测试与走步测试相结合可以测试开路、数据滞留等不能仅仅由ＩＤＤＱ技术测试的故障。对于一     

动态CMOS电路的电流测试

本文通过对具有引起低阻抗的内部桥接触陷的单相动态模 进行单相时钟动态ＣＭＯＳ集成电路的电流 试分析。     

介绍一种CMOS金属探测器

本文介绍一种简单实用的CMOS金属探测器,使用元件均较小,调试也比较简单,抗干扰能力较强,而且还具有较高的灵敏度。 一、整机工作原理 整机工作原理如附图所示:由V_1、L、C_1、C_2和C_3构成一个振荡器,产生一个数千周等幅正弦波振荡。振荡线圈L套在运输皮带上。即运输皮带从线圈中通过,平时等幅正弦波经交流电压放大、整流滤波后所得到直流分量加在IC_2的反     

一种CT二次回路开路测试装置的研究

介绍传统的在CT回路检修时的短接和恢复工作,并指明存在的不稳定因素。提出一种基于分流电阻原理的测试电流回路完整性的方法,根据装置原理图研制测试装置,并有针对性的安全措施和正确的使用方法,实验证明其能够在不停电检修的工况中,对电流互感器二次侧检修段开路发挥很好的预防作用。     

从芯片测试和板测试方法综合MCM测试策略

本文综述了功能潮试和BIST等芯片测试实践及其与MCM测试的关联,并分析了上述技术运用于MCM测试的不足。文章还总结了在线测试和边界扫描等板测试策略,并讨论了板测试技术运用于MCM测试的可取之处。文中分类并比较了各种测试策略,介绍了合适的MCM测试设备,随后举例说明了芯片测试、板测试以及混合测试等MCM测试策略。     

一种基于FPGA的芯片测试多通道串口扩展设计

为了满足智能卡芯片的测试需求,在降低测试成本、提高测试速度的基础上,给出了一种在FPGA上实现的芯片测试的多通道串口扩展器设计,主要包括仲裁器设计、多路选择器以及显示译码器的设计.FPGA采用EP1C12Q240C8,利用状态机实现仲裁器,并改进了仲裁器电路结构,以提高扩展器工作速度,且结构简单,面积小.数据选择器以及显示译码器采用组合逻辑实现.利用Modelsim分别对加busy判断的轮换仲裁,以及状态机实现的仲裁进行仿真.实验和应用结果表明了设计的有效性,并且状态机仲裁提升了系统的性能.     

过电流继电器特性模拟的一种新方法

提出了一种模拟过电流继电器特性曲线的新方法.该模型以模糊逻辑和人工神经网络为基础.多层感知器的前馈神经网络常用来计算具有各种时间刻度盘整定值(TDS)和时间乘法器整定值(TMS)的过电流继电器的动作时间.该方法比传统的方法更精确.     

从芯片测试和板测试方法综合MCM测试策略（续）

本文综述了功能测试和BIST等芯片测试实践及其与MCM测试的关联,并分析了上述技术运用于MCM测试的不足。文章还总结了在线测试和边界扫描等板测试策略.并讨论了板测试技术运用于MCM测试的可取之处。文中分类并比较了各种测试策略。介绍了合适的MCM测试设备,随后举例说明了芯片测试、板测试以及混合测试等MCM测试策略。     

基于电流畸变特性的整流器开路故障诊断系统设计与实现

半导体开关是影响电压源整流器VSR（voltage source rectifier）系统整体故障率的重要因素。为此,提出一种基于电流畸变特性的三相开路故障诊断系统,该系统由诊断模块、寄存器模块和决策模块组成。诊断模块使用滞环比较器来判断电流的变化趋势,从而诊断开路OC（open-circuit）故障;寄存器模块用于实现多开关OC故障诊断;决策模块用于输出最终结果。实验结果表明,该方法能够正确实现包括6种单开关故障和15种不同的双开关故障在内的故障诊断,故障诊断准确性好。此外,所提方法在负载突变、不同功率因数、电网电压不平衡和畸变以及不同的交流滤波器结构条件下均具有良好的抗干扰性能和较强的鲁棒性,平均诊断时间仅为3.68 ms。     

CMOS模拟开关在自整角机信号处理中的应用

采用分时复用技术设计伺服系统的架位信号反馈电路,以达到化简电路、节约设备成本的目的。但该目的的实现,关键在于能否找到用集成CMOS模拟开关来切换幅值高达百伏以上的自整角机信号的技术。通过对电路环境的分析,给出了解决这该问题的思路和技术实现的过程,并给出了电路设计时的相关要点。     

兼顾最大短路电流抑制和运行损耗的限流技术

为解决常规无损限流器在10 kV配电网中不能保证所有故障相角下都能有效抑制短路电流最大波峰,从而不能有效防护短路电流冲击伤害的问题,提出了一种快速开关仅与一定比例限流电抗器并联的轻损限流技术,兼顾最大短路电流抑制和运行损耗。提出了采用最大短路电流峰值、超过允许最大短路电流峰值的持续时间、附加损耗和附加电压降作为评价指标,获得轻损限流装置中限流电抗器与快速开关并联部分的最佳比例范围的方法。结合典型案例,采用电力系统暂态仿真软件PSCAD,对比分析了轻损限流器与常规无损限流器在不同故障相角下,分别应用自然过零熄弧和人工过零熄弧情形下的短路电流抑制效果。分析结果验证了所提出轻损限流技术的可行性和有效性。     

基于IGBT的短路试验开关的仿真研究

本文针对抗短路试验中传统机械开关合闸时间分散性较大的情况,提出用IGBT作为试验开关的解决方案。分析了以IGBT模块为基础的全控开关在交流应用中可能出现的电流不平衡问题。Matlab/Simulink仿真验证了串联电阻对并联IGBT模块的均流具有显著效果。IGBT作为无触点式开关,具有开关速度快的特点,应用IGBT作为抗短路试验开关,可以满足相关标准对抗短路试验严格的相位控制和时间要求。     

Enhancing the performances of recycling folded cascode OpAmp in nanoscale CMOS through voltage supply doubling and design for reliability

Current‐oriented operational amplifier (OpAmp) design has been common for its orderly current‐to‐speed tradeoff. However, for high‐precision or high‐linearity applications, increasing the current does not help much, as the supply voltage (V_DD) and intrinsic gain of the MOSFETs in ultra‐scaled CMOS technologies are very limited. This paper introduces voltage‐oriented circuit techniques to address such limitations. Specifically, a 2xV_DD‐enabled recycling folded cascade (RFC) OpAmp is proposed. It features: (1) current recycling to enhance the effective trans conductance by 4x with no extra power; (2) transistor stacking to boost the output resistance by one to two orders of magnitude; and (3) V_DD elevating to enlarge the linear output swing by 4x. Comparing with its 1xV_DD RFC and FC counterparts, the proposed solution achieves 20‐dB higher DC gain (i.e. 72.8 dB) in open loop and 20‐dB lower IM3 (i.e., –76.5 dB) in closed loop, under the same power budget of 0.6 mW in a 1‐V General Purpose 65‐nm CMOS process. In many applications, these joint improvements in a single stage are already adequate, being more power efficient (i.e. less current paths), stable (i.e. more phase margin), and compact (i.e. no frequency compensation) than multi‐stage OpAmps. Voltage‐conscious biasing and node‐voltage trajectory check ensure the device reliability in both transient and steady states. No specialized high‐voltage device is necessary. Copyright © 2012 John Wiley & Sons, Ltd.     

单片开关电源的波形测试及分析

以单片开关电源的典型电路为例,详细阐述其波形测试方法并对实测波形作了深入分析,重点研究了单片开关电源的启动特性、一次侧和二次侧的电压波形及电流波形。所得出的结论对实现单片开关电源的优化设计具有重要参考价值。     

变压器短路试验方法及发展

分析比较了变夺器短路试验的标准,介绍了变压器短路试验的方法,并综术了检测,判断变压器短路故障的方法。     

一种农村低压线路规划的实用方法及相关表格

国家启动新一轮农网改造升级,重点内容之一是对已改造过的、因电力需求增长又出现供电能力不足的电网实施升级改造.按现行相关技术标准衡量,改造面一般超过70%.文中从云南40余个县农网实际出发,提出了低压线路规划的新思路,给出了在电压损耗和功率损耗约束下确定低压配电线路供电长度是否合理的方法,以及基于经济负载确定中压配电变压器容量及其低压线路导线截面的匹配方法,并制定相关表格.实际应用表明:在满足规划期电力需求前提下,改造面大幅减少,普遍降到20%以下,从而提升了农网改造升级资金的投资效益.     

Estimation Methods of Short Circuit Current Using Normal PMU Measurements and Field Testing

This paper proposes estimation methods for short circuit currents using phasor measurement unit (PMU) measurements (phasors). The methods follow the basic notion of representing the source side of a power system by an equivalent circuit with a voltage behind a back impedance, and employ a set of voltage and current phasors measured at substations during the normal variation of loads in their estimation. In order to improve the estimation accuracy of the proposed methods, the concept of using the changes between consecutive phasors is introduced. Furthermore, to make the methods applicable to a real‐world system, the concept of a reference phasor, used to remove the effects of system‐wide frequency variations and a filtering process to filter out the outlier phasors, is proposed and implemented. The validity and effectiveness of the proposed methods were checked and confirmed through experiments and field tests.     

新型非隔离负电压DC/DC开关电源的设计与实现

针对现有非隔离负电压DC/DC开关电源在带负载能力以及输出纹波上的不足,提出了一种基于峰值电流控制的新型非隔离负电压DC/DC开关电源,实现在连续电流模式(CCM)下输出电容能始终通过输出电感得到充电.进而有效抑制输出纹波的影响,确保了负电源的高效率工作和带负载能力.实验结果验证了设计的可行性和有效性.     

一种继电保护专用开关电源常见问题分析

通过改进测试方法 ,在对XJ6 0 4— 1335型电源测试过程中发现了该产品的三个性能缺陷 ,通过分析实验现象 ,找出产生缺陷的原因 ,并采取相应措施 ,使产品性能得到改进。给类似产品的可靠性设计提供了借鉴