扫描型红外图像实时目标检测研究

针对扫描型红外图像数据量大、背景复杂、横纹杂波干扰大和目标图像信噪比低等特点,提出一种适用于360°全方位扫描型红外图像目标检测的实时处理算法。算法预处理部分消除横纹杂波,实现目标增强和背景抑制;然后采用两级特征提取,大幅降低图像的数据量;最后根据帧间图像灰度特征相关的思想,完成扫描型红外图像目标检测的功能。根据本文算法的特点,以DSP+FPGA为核心处理器设计了具有实时处理能力强,数据传输容量大等优点的图像处理板。实验结果表明,本文算法是有效、可行的,图像处理板稳定、可靠,能满足扫描型红外图像实时目标检测的需求。     

FPGA+DSP实时三维图像信息处理系统

一种基于高性能FPGA+DSP核心架构的实时三维图像信息处理系统。介绍了系统硬件结构和数据处理流程,按模块分析了硬件设计和逻辑连接,给出了图像预处理和三维重建算法的硬件实现流程。     

DSP+FPGA实时信号处理系统

简要叙述了常用的信号处理系统的类型与处理机结构,介绍了正逐步得到广泛应用的ＤＳＰ＋ ＦＰＧＡ处理机结构,在此基础上提出了一种实时信号处理的线性流水阵列,并举例说明了该结构的具体实现,最后分析说明了此结构的优越性。     

基于双DSP的实时图像处理系统

介绍了基于双DSP的实时图像处理系统。该系统通过两片TMS320C6201作为系统计算中心,通过可重构的FPGA计算系统获得系统体系机构上最大的灵活性。     

基于FPGA+DSP的实时图像消旋系统

针对两轴电视经纬仪动基座跟踪目标时,视轴无法隔离载体扰动造成图像旋转现象,提出一种基于数学平台的电子消旋方法,采用捷联式惯导+DSP+FPGA的硬件系统通过反向旋转和双线性插值对图像进行消旋和填充,完成视频恢复,该系统已成功应用于小型舰载经纬仪上,可完成720×576×24大小彩色视频图像的恢复,图像质量良好,输出帧频25f/s,系统自身的输出误差在1个象元内。     

基于FPGA和双DSP的实时图像处理器设计

为满足高速实时图像处理的要求,提出一种基于FPGA互联的.以两片TMS320C6416为核心图像数据处理单元的并行系统结构.其中DSP负责图像处理,FPGA负责实现整个系统的数字逻辑及12C总线的配置,实现以FPGA作为主DSP协处理器的方式增加了该系统的灵活性及实时性.结果表明,在基于PCI总线的高速图像数据通道下,该系统可用来进行视频图像的高速采集工作,能够实现快速傅里叶变换、边缘检测等图像处理算法,满足实时图像处理的要求.     

基于DSP的图像处理系统

本文在深入研究DSP图像处理技术后,为方便验证编写的DSP算法和系统设计方案的可行性,利用现有设备,构造了基于TMS320C6201EVM的图形处理系统。经过一系列的实验,证明该DSP可以方便直观地看到系统运行的中间状态和结果,能够满足图像处理过程中实时性和快速性的要求,完成一些基本的任务,同时也说明整个系统的设计方案是合理可行的。     

基于单PPI口Blackfin DSP的图像采集与实时显示系统

使用BF5 31 DSP芯片提供的单组并行数据口(PPI接口)进行分时复用,实现在单PPI接口条件下的数字图像采集、处理与实时显示的设计方法,并对系统性能进行了分析.分析结果表明,使用时分复用单组并行数据口,可在保证图像处理实时性的前提下,有效降低系统硬件成本,简化了系统硬件结构.     

基于FPGA的实时图像采集与分析系统设计

当今社会通信技术的发展促进了视频技术的运用,而视频图像分析技术在安防、娱乐、交通等领域受到了广泛的关注并遇到一些挑战;而近些年FPGA的稳定可靠、研发周期短等特性和该技术的成熟运用为图像的采集分析提供了一个新的方向;因此文章研究分析将FPGA运用到实时图像采集分析系统的技术;分析方法从介绍软硬件基础入手,硬件分析中主要讲解了各个功能模块的硬件选则和工作原理,软件部分分析了图像处理的算法并通过仿真检验算法;最后利用视频库资源的实验表明,系统可以完成对图像信息的读取、存储、算法检测、显示等功能,尽管存在一定的不足;从而得出结论:基于FPGA芯片技术为核心的系统可以完成对实时图像的采集与分析功能,较好地满足了系统对实时性的要求。     

基于DSP/FPGA的嵌入式实时目标跟踪系统

提出了一套基于DSP／FPGA的协处理器结构用以实现实时目标跟踪的嵌入式视觉系统。系统由DSP作为主处理器进行全局控制，利用具有流水线并行处理结构的FPGA作为协处理器实时完成DSP分配的处理任务。系统由FPGA快速完成最初的运动估计的结果，DSP在此基础上进一步分析和校正，并将校正信息反馈给FPGA，实现快速而准确的跟踪。     

一种基于FPGA和DSP的视频处理系统

该文介绍了一种基于现场可编程门阵列（FPGA）和数字信号处理器（DSP）的实时视频处理系统,此系统以FPGA为数据缓冲和逻辑控制单元,DSP为图像数据处理单元.该文介绍了此视频处理系统的整体结构,详细讨论了从色空间RGB到YCbCr的转换,并给出了转换前后的图像对照.同时也介绍了视频数据流的缓冲处理,以及DSP和FPGA轮流对双口RAM的控制,最后介绍了用DSP实现图像压缩的过程.通过此系统的实现可以看出,使用FPGA实现视频处理系统的控制,可以提高系统的性能,同时使得系统的适应性和灵活性强,设计调试方便.     

基于FPGA的双通道实时图像处理系统

针对基于PC机式图像处理系统实时性不强,FPGA+DSP模式成本高、资源利用不充分、设计难度高等问题,设计了一种新的双通道实时图像处理系统.以一片FPGA芯片为核心处理器,利用红外热像仪和CCD摄像机采集视频图像,经AV视频线送至ADV7180完成视频解码,图像处理模块通过Verilog语言、内嵌DSP硬核以及Nios II处理器予以实现.实验表明,系统实时性强、图像处理效果良好,并具有成本低、设计简单、应用灵活等特点.     

数字图像处理算法评估系统的硬件设计

为了能对不同的数字图像处理算法进行评估,采用了USB2．0总线技术传送数字图象数据到数字图像处理系统,在硬件设计上采用DSP＋FPGA来完成图像处理任务。整个系统具有处理能力强,重现性好,能完成各种图像处理算法评估。     

基于PCI总线的FPGA+双DSP结构信号处理系统

根据软件无线电的设计思想,以高频地波雷达为开发背景,研究了一种基于PCI总线的FPGA＋双DSP结构信号处理系统,以一片FPGAXC3S400、两片ADSP21065L和一片PCI9054为主要芯片,构成了一个通用标准化硬件平台,并详细介绍了该系统的软硬件设计方案及实现方法;该系统充分发挥了不同处理器的优点并能满足灵活加载程序、对信号进行实时处理的要求,具有运算能力强、接口方便、可扩展性等特点;实验证明,该系统各部分均能正常工作,在实际中能够得到很好的运用。     

基于FPGA+DSP的实时图像处理系统设计与实现

针对图像处理系统计算量大、实时性高和体积小的要求,研制了一种以DSP为主处理器FPGA为辅处理器的高性能实时图像处理系统.利用这两种芯片的各自特点,将算法分成两部分分别交由FPGA和DSP处理,大大提高了算法的效率.系统具有结构简单易于实现和运用方便灵活的特点,加载上相应的程序之后能实现对所获取的图像跟踪、识别和匹配等处理方法.详细说明了系统的设计思路和硬件结构,并在硬件系统上进行了算法仿真及实验验证.实验结果表明:该系统实时性高,适应性好,能够满足设计要求.     

基于PCI总线的FPGA+双DSP结构实时水声信号处理系统

本文采用当前国内外最流行的通用信号处理平台设计方法,设计实现了基于PLX公司PCI9054接口总线的FPGA＋双DSP结构实时通用信号处理系统。     

基于DSP的视频图像采集处理系统的设计

设计了基于目前高性能数字信号处理器TMS320C6416为核心,结合现场可编程门阵列FPGA对采集的视频数字图像做预处理和传输以及视频显示的逻辑控制单元的实时视频处理平台.详细地讨论了视频数据采集部分的结构和FPGA的控制逻辑,以及DSP相应中断后数据的转移和处理.实验表明,此系统实时性和稳定性均达到了设计要求,具有很大实用价值.     

基于DSP和FPGA的超大视场红外目标检测图像处理系统设计

研制了一种基于DSP(TMS320C6414)和FPGA(XC2V2000)的超大视场红外目标实时检测图像处理系统。文章详细分析了系统中图像采集、图像处理、伺服系统以及人机接口等模块的工作原理和流程。通过在此系统上运行超大视场红外图像的目标检测与跟踪算法,试验表明目标检测与跟踪效果明显。系统采用模块化设计,计算效率高,工作稳定可靠。     

FPGA+DSP异构视频处理系统中基于SRIO的数据高效传输方法

数据传输一直是影响嵌入式视频系统实时处理能力的关键环节.随着视频应用的多路化和高清化,混合多处理器结构已成为嵌入式视频处理系统的主要发展趋势,异构处理器之间数据的高效传输对系统性能的影响变得比以前更加突出.文中针对FPGA+ DSP异构视频处理系统中的数据传输问题,在分析处理器结构和视频数据格式特征的基础上,提出了一种基于高速串行接口SRIO(Serial Rapid I/O)的数据高效传输方法.该方法分别以FPGA、DSP作为系统的传输、处理核心,在FPGA处理器上采用视频三分量数据重组方法并使用包头信息较小的SRIO流写事务SWRITE(Streaming Write),简化视频传输格式的同时提高了SRIO视频数据包的传输效率;在DSP处理器上通过预定义接收端数据存储单元和采用简洁的SRIO门铃事务(DOORBELL)应答机制,节约了DSP在传输过程中的时间开销.实验结果表明,文中设计的SRIO高效传输方法在占用较少的FPGA资源的条件下传输速度达理论值的81％以上.