一种基信元界面的并行ATM信元定界模型分析

本文介绍了一种缺乏字节边界条件下的并行ATM信元定界算法,并讨论了并行电路的实现中的最优参数确定。文中采用Markov模型分析了信赖度在正确字节边界和错误字节边界两种情形下的不同分布,并按照字节同步时间最小化的目标确定最优的电路参数并给出电路性能。     

ATM接口中信元定界方法分析

介绍了一种ＡＴＭ信头移动窗口ＣＲＣ搜索法，它只需一个ＣＲＣ搜索器，对其信元定界性能的分析表明该方法是可行的。．     

恶劣信道无线ATM信元传输性能分析

本文对无线ＡＴＭ中的信元传输问题进行了研究。文中提出了一种新的信元格式,对信元的检错和纠错方式及信元定界过程中的校核次数与保护次数等参数进行了修改以适应新的环境。     

恶劣信道下无线ATM信元传输性能分析

本文对无线ATM中的信元传输问题进行了研究．文中提出一种新的信元格式,对信元的检错和纠错方式以及信元定界过程中的校核次数与保护次数等参数进行了修改以适应新的环境．文中从理论上分析了各个参数对信元同步性能的影响,并对不同误码率情况下的信元同步性能进行了计算,给出了详细的结果．     

用排序网实现ATM信元淘汰

本文探讨了修改排序网实现信元淘汰的方法（简称Ｂ网）。比较了Ｂ网和［１］中淘汰网（简称Ｋ网）的复杂性和时延。给出了集线比λ＝Ｌ／Ｎ的临界值λ０（Ｎ），并证明当λ＞λ０（Ｎ）时Ｂ网有较小复杂性和较小时延。     

ATM的信元

ATM本质上说是一种快速分组交换。其基本的信息单位应该是分组(Packet),在ATM和现在的科技期刊中通常称之为信元(Cell)。所以在ATM中信元和分组是同一个概念。 ATM信元的重要参数是信元的长度和信元的结构。根据CCITT的建议,ATM的信元采用定长结构,信元长度为53个字节,信元的结构同一般的分组结构相同,它由信头和信息字段组成,信息字段用于装载用户信息,信头中包含了在网络中所需的最小信息。信息字段的长度为48个字节,信头的长度为5字节。     

ATM SAR处理器发送数据业务的信元调度算法

叙述了ＡＴＭ ＳＡＲ（Ｓｅｇｍｅｎｔａｔｉｏｎ Ａｎｄ Ｒｅａｓｓｅｍｂｌｙ）处理器发送信元的机理,讨论了基于发送调度表的业务成形方式产生的信元时延抖动（Ｃｅｌｌ Ｄｅｌａｙ Ｖａｒｉａｔｉｏｎ,ＣＤＶ）以及信元时延抖动容限（Ｃｅｌｌ Ｄｅｌａｙ Ｖａｒｉａｔｉｏｎ Ｔｏｌｅｒａｎｃｅ,ＣＤＶＴ）,推导了ＣＤＶＴ的计算公式,设计了使最小的信元调度算法ＮＶＳＴ（Ｎｅａｒ Ｖｉｒｔｕａｌ Ｓｄｅｎ Ｔ     

信元率可调的ATM网络技术

现在,当用户使用异步传送模式(ATM)网络时,它必须从4类传送业务中选择一类业务。第一类业务是恒定比特率(CBR),其数据率是固定不变的。ATM网必须保证这类传送业务,并控制网络连接的业务量,以保证用户不至于超过其所分配的业务量。这类业务主要用于传送类似数据租用线传送的数据流。 第二类业务是更灵活的可变比     

解决ATM阻塞问题的信元丢弃策略

本文介绍了ＡＴＭ的阻塞控制机制，并探讨以信元丢弃方式来 问题，最后说明防止信元丢失的其他要关方面。     

基于VHDL语言的ATM交换高速信元流的存储设计

信元的存储在高速ATM交换结构设计中是非常重要的一个方面，本文提出了一种在不提高存储器硬件速度的情况下，存储高速信元流的方法，并用VHDL语言设计实现，在MUX PLUSⅡ环境下仿真通过。     

并行CRC在FPGA上的实现

循环冗余码校验CRC（Cyclic Redundancy Check）广泛用于通讯领域和数据存储的数据检错。基于FPGA在通讯领域和数据存储的应用越来越广泛,CRC的编码解码模块已经是FPGA上的常用模块了。采用超前位计算实现CRC在FPGA上的并行运算,通过实际应用证明该算法能有效实现硬件的速度与资源合理平衡。     

基于FPGA的CRC编码器的实现

在数据通信中为了降低通信线路传输的误码率,需要采用高效能的差错控制方法,循环冗余校验CRC（Cyclic Redundancy Check）由于编码简单且有效,是一种最常用的信道编码方法.介绍了CRC编码的原理算法和校验规则,以CRC-4为例,给出了CRC校验码的具体计算过程和使用硬件描述语言VHDL来实现CRC编码的流程图,在程序中实现的是串行移位计算,并以Altera公司开发的EDA工具QuartusⅡ作为编译、仿真平台,选用Cyclone系列中的EP1C6T144C6器件,完成了CRC编码器的FPGA实现,其实现速度可达397 MHz.     

一种并行CRC算法的实现方法

简要分析了CRC算法的基本原理.在传统串行CRC的实现基础上,介绍了一种快速的CRC并行算法,导出了32位并行CRC码的逻辑关系,推导过程简单.与查表法比较,此并行算法不需要存储大量的余数表,可以减少延迟.同时,这种并行处理方法也适合于其他位宽并行CRC码.最后,利用ISE开发平台和Verilog HDL硬件描述语言进行设计,实现了基于此并行算法的32位并行CRC-32码的编码器,并给出了仿真和综合结果.设计出来的CRC编码器,已经成功应用于以太网的接入系统中.     

可变生成多项式与输入位宽的并行CRC

介绍了两种LFSR类型的CRC且比较了它们的特性,然后以II型LFSR为基础,分两步先后推导出任意m比特的直接并行计算以及如何进行连续m比特的计算,即得到可变生成多项式与输入位宽的并行CRC算法,最后举例给出基于CCITT-16协议的4比特输入位宽的VHDL程序实现代码并给出仿真验证结果。由此对于给定的生成多项式与输入位宽,通过提出的算法用C语言或者硬件电路描述语言可以实现快速简单的并行CRC计算。     

Xmodem协议中CRC算法的FPAG实现

基于解决Xmodem协议中CRC校验的目的,以经典的LFSR硬件电路为基础,采用了按字节并行运算CRC校验码,以及多字节CRC算法的方法。在Quartus II环境下,通过以VHDL语言仿真试验,得出Xmodem协议中CRC校验,以多字节循环并行CRC算法能够满足高速实时性要求的结论。     

CRC算法在ATM协议识别中的应用研究

网络协议识别技术是网络对抗领域中的一项关键技术。简要介绍了网络协议识别技术在网络对抗中的重要性,依据ATM信元结构,总结归纳了ATM协议的基本特征,详细分析了CRC搜索算法的基本原理、实现步骤和方法,基于CRC搜索算法,重点分析了2种利用HEC字节进行ATM协议识别的方法——固定边界搜索法和移动窗口搜索法,并依据协议识别过程设计了移动窗口CRC检测模块的实现框架。     

EPON中CRC校验码的并行算法实现

EPON是基于以太网技术的宽带接入,采用以太网的帧结构。文章详细介绍了EPON中CRC校验的原理和算法,给出了采用并行电路实现EPON中CRC产生和CRC校验的解决方案,然后用M odelsim进行了仿真。与串行电路相比,这种并行电路提高了CRC算法的实时性能,为进一步实现高速系统创造了条件。     

一种PSI滤波器设计中的并行CRC算法

提出一种用于HDTV信源解码SoC芯片中的CRC并行算法,完成对输入传输流数据中PSI信息的CRC校验.     

CAN总线中CRC编码的硬件实现

基于CAN总线数据传输过程中加入的CRC编码技术与原理,本文首先给出了比特串行CRC编码原理及基于除法编码运算的CRC编码算法硬件实现方法。然而,为了满足高速数据传输的需要,本文进一步给出了,利用空间换取时间的比特并行CRC编码算法的详细推导过程,最后是采用VHDL语言与FPGA器件,完成了CAN总线中比特并行CRC编码算法的硬件仿真、综合、布线及下载配置,结果表明完全达到了预期的设计要求。