高阶FIR型正交镜像滤波器的设计

本文计论了高阶FIR型正交镜像滤波器的设计问题。根据FIR正交镜像滤波器设计的基本原理，将高阶正交镜像滤波器的设计问题转换为单变量的优化设计问题。利用一维寻优的算法，可以设计出高阶FIR型正交镜像滤波器。     

基于CSD算法的高阶FIR滤波器优化设计

在通信或雷达领域的高速实时信号处理中,通常包含大量的高速高阶FIR滤波器的设计。例如在雷达信号处理中,要进行数字正交采样和脉冲压缩器的设计,要求滤波器速率高,阶数大,运算量非常大。若使用DSP芯片则需多片处理完成,使得系统的工作延迟长、成本高、功耗大、调试困难。该文根据CSD（Canonic Signed—Digital）算法的思想,实现了高阶高速FIR滤波器的优化设计。该算法可显著降低算法的运算量,可用可编程逻辑器件迅速快捷地完成系统的硬件设计。文中举例用Altera公司的FPGA来实现数字正交采样和脉冲压缩滤波器算法优化,进行了实验验证,最后给出了结果比较和分析,证明这对基于FPGA的高阶FIR滤波器的设计有实际意义。     

基于TMS320C5402的FIR数字滤波器的设计

DSP由于其本身具有并行的硬件乘法器、流水结构以及快速的片内存储器等资源，其技术已广泛地应用于数字信号处理的各个领域。本文主要研究了FIR滤波器的窗函数算法的基本思想及在定点DSP芯片上实现FIR数字滤波器设计方法，讨论了在具体实现时如何提高数字滤波器的计算精度和防止输出结果溢出问题，最后给出在C54系列DSK进行验证的程序和滤波前后的时域、频域的对比图。实践证明，该滤波器准确度高、稳定性好，易于移植使用，具有较强的实用性与灵活性。     

直接型FIR滤波器的优化和实现

在许多信息处理过程中,如对信号的过滤、检测、预测等,都要广泛地用到滤波器,数字滤波器是数字信号处理中使用最广泛的一种方法,实现方法主要有IIR滤波器和FIR滤波器两种。本文对直接型的FIR滤波器进行了优化和实现。     

FIR数字滤波器的设计与实现

在数字信号处理中,数字滤波器是一种被广泛使用的信号处理部件。分析了FIR(有限冲激响应)数字滤波器的结构特征,得到了满足系统要求的数字滤波器设计方法,结合实际工程所要求的数字滤波器指标,利用MATLAB对FIR数字滤波器进行了设计和仿真,并根据FIR数字滤波器输出的幅频特性和相频特性图对滤波器的参数进行调整,从而得到满足性能要求的最佳数字滤波器参数。采用DSP芯片实现所设计的FIR数字滤波器。     

基于分布式算法的高阶FIR滤波器及其FPGA实现

随着FPGA技术的稳步提高,FPGA替代其他技术用于实现高速信号处理已经变得切实可行。针对高阶FIR滤波器十分消耗FPGA硬件资源的问题,提出了一种采用基于位级联的多查找表分布式算法,并以一个32阶8位低通FIR滤波器为例,验证了所提出的方法。仿真结果表明,采用这种方法大大减少了FPGA硬件资源的耗费。     

基于高速流水线乘加器的FIR滤波器设计

本文介绍了一种有限冲击响应(FIR)滤波器的设计,其核心部分采用12×12位流水线乘加单元(MAC)实现。乘加结构中采用非重叠多位编码产生部分积,结合进位保留加法(CSA)阵列,通过超前进位加法器(CLA)累加产生最终结果。采用VHDL对FIR滤波器进行了描述,并在FPGA中进行了综合验证。     

FIR滤波器的设计

数字滤波器现正日益广泛地应用在通信、音响、图象等领域之中。数字滤波器有“无限冲激响应型(IIR型)”和“有限冲激响应型(FIR型)”之分。本文讲解FIR滤波器的设计问题,较全面地介绍了它的各种优化设计方法,如傅里叶级数展开法、窗函数法、Remez Exchange法、预滤波器-均衡器构成法、内插法等。文章以初、中级技术人员为对象,给出了设计步骤、设计实例和一部分设计程序。     

数字FIR滤波器的设计与实现

数字滤波器是一种用来过滤时间离散信号的数字系统，通过对抽样数据进行数学处理来达到频域滤波的目的。根据其单位冲激响应函数的时域特性可分为两类：无限冲激响应（IIR）滤波器和有限冲激响应（FIR）滤波器。与IIR滤波器相比，FIR的实现是非递归的，它总是稳定的，更重要的是，FIR滤波器在满足幅频响应要求的同时，可以获得严格的线性相位特性。因此，它在高保真的信号处理，[第一段]     

开关电流高阶滤波器的设计

开关电流电路属于电流模电路，它具有电流模电路的诸多优点。文章介绍了两种映射设计开关电流高阶滤波器的方法，通过设计实例，证明了这两种方法是正确的。     

一种余弦调制正交镜象滤波器组的设计方法

本文将具有精确重建特性的余弦调制正交镜象滤波器的设计问题转化为一种带二次约束的最小二乘（ＱＣＬＳ）优化问题,其中所有的约束矩阵都是对称正定的,为了有效地求解该类ＱＣＬＳ优化问题,文中构造了一个代价函数,从而很容易地获得了全局最优解,最后给出的两个设计实例验证了本文方法的正确性和有效性。     

高速高阶可编程数字滤波技术与实现

本文讨论了频率范围宽,连续可调的高速高阶数字滤波技术及其工程实现。运用IMSA100级联信号处理技术和8097BH单片机可编程控制技术,实现了数字滤波中心频率在50～500000Hz,数字滤波归一化带宽在7‰～5%范围内连续可变的功能。应用该技术所研制的数字滤波设备在卫星测控遥测系统中获得了良好的效果。     

基于CPLD的ADSP21060与SDRAM接口设计

ADSP21060是广泛应用于实时信号处理系统中的数字信号处理器。对于图像信号的处理,数字信号处理系统要求具有大容量的存储器。SDRAM具有高速和大容量的特点,但是ADSP21060其接口与SDRAM不兼容。在ADSP21060的外存储器扩展中,本文基下CPLD设计力法,给出了所实现的ADSP21060与SDRAM之间的接口电路设计。     

流水线型硬件复用数字滤波器设计

利用流水线硬件复用理论,以六阶低通数字滤波器为例,讨论了一种新型的滤波结构,并用Ｖｅｒｉｌｏｇ误言验证其设计方法,利用技术可以仅用一个扩展滤波器处理多路信号,大大提高其利用率,减少硬件面积。     

任意阶OTA-C多功能滤波器的设计。

提出了一种新的任意阶运算跨导放大器——电容(OTA-C)多功能滤波器的设计方法。通过将n阶传递函数分解为n+1个一阶传递函数,导出了任意阶传递函数OTA-C实现电路。适当选择各输入端电压,可实现低通、高通、带通、带阻、全通等滤波功能。文中给出了6阶滤波器设计实例,PSPICE仿真结果与理论分析相吻合,验证了设计方法的可行性。     

FIR数字滤波器的递推最小二乘设计算法

本文考虑对称系数及反对称系数的ＦＩＲ数字滤波器的设计问题,设计准则选为最小加权平方误差准则,并将这个设计问题看成一个线性系统的辨识问题,辨识系统参数所需的输入数据由一随机抽样法产生,辨识算法采用递推最小二乘法．按随机抽样法产生的数据具有很强的激励,保证了被辨识参数的收敛性,同时又自然地实现了最小加权平方误差准则．两个设计范例说明了本文提出的设计方法的有效性．     

基于FPGA的高效数字下变频的设计与实现

介绍了一种基于软件无线电思想的高效数字下变频的实现方法,阐述了数字下变频中的数控振荡器、CIC滤波器、半带滤波器和低通滤波器的设计与实现.结合Matlab滤波器算法技术和在Quartus Ⅱ系统下仿真,改进了滤波器组结构和参数.仿真结果表明,基于FPGA设计的数字下变频能够满足多制式短波电台性能指标要求,并且减少硬件资...     

一种基于频率响应屏蔽技术的FIR滤波器设计新方法

提出了一种设计高效窄过渡带宽FIR滤波器的新方法。该方法以传统的频率响应屏蔽(FRM)方法为基础,通过选择特定的原型滤波器来降低合成的数字FIR滤波器的复杂度。本文研究了该方法的原理、实现结构和设计方法,并通过设计实例证明了此方法的有效性。