栈寄存器分配优化

寄存器栈在减少程序调用时的内存访问上发挥了重要作用。但是．并非任何时候栈寄存器的使用都是没有代价的．有时栈溢出的代价甚至非常高。为了解决这个问题,本文提出了一种解决自递归函数中大量栈寄存器的使用导致过高栈溢出代价的算法,对寄存器分配中的简化过程进行了改进．并提出了一种减轻寄存器压力的优化方法。本算法在开放源码编译器ORC(Open Research Compiler是IA-64开放源码编译器的名称)上得到了实现。在IA-64上运行的实验结果证明,该算法对于执行频率很高,而且寄存器压力大的自递归函数有很明显的优化效果。     

优化RSE开销的过程间栈寄存器分配

安腾处理器引入了硬件控制的寄存器栈,寄存器栈引擎能够自动地改变寄存器栈帧指针,对栈寄存器进行保存和恢复,从而有效地减少跨越过程调用时的寄存器值的保存和重新载入．每个过程使用的栈寄存器数量可以通过alloc指令显式地指定．通常的过程内寄存器分配方法给过程分配最大需要数量的栈寄存器．但过多的栈寄存器使用会引起寄存器栈溢出／载入．如果频繁出现这样的寄存器栈溢出／载入,将严重影响程序执行性能．该文提出了一种创新的算法,能够有效地减少RSE代价．该算法已经在开放源码编译器ORC中得到了实现．实验表明,SpeclNT2000在使用该算法后性能普遍提高,perlbmk的性能提高了14％,而crafty也有3．2％的性能提高．     

基于硬件协议栈芯片的交通流数据传输系统

针对单点控制的交通信号控制机进行技术升级,设计一个基于硬件协议栈芯片W5100的交通流数据传输系统,利用PIC单片机获取交通信号机中的交通流数据,并通过W5100实现数据的以太网实时传输.该系统硬件结构简单,开发周期短.本系统已投入试运行,现场试验结果表明了该系统稳定有效,提高了现有交通信号控制系统的智能化.     

基于以太网硬件协议栈的DSP嵌入式系统设计

应用以太网硬件协议栈芯片技术,设计并实现了具有网络数据高速传输功能的DSP嵌入式系统.以太网选用专用芯片WS100,该芯片适用于嵌入式系统,并具有Intemet协议.通过配置系统网络信息来实现整套系统的TCP和UDP连接,同时以Server或Client模式进行数据传输.以基于WS100的DSP嵌入式数据采集系统为例,通过合理编写程序和配置各寄存器,验证表明,系统可以通过以太网成功传输数据.     

基于硬件协议栈的以太网远程数据传输系统

本文介绍了一款单片网络接口芯片W5100,该芯片内部集成了TCP/IP硬件协议栈,支持多种网络协议。给出了基于STM32处理器的硬件电路连接图和软件程序设计。目前,该系统已成功应用在多个建筑能耗监测项目中,运行结果表明该系统通信稳定可靠,能够满足项目对远程数据传输的需求。     

基于FPGA的万兆以太网UDP_IP硬件协议栈设计与实现

针对传统基于软件的协议栈无法满足高速数据传输处理需求的问题,提出了一种基于硬件加速的UDP协议栈设计方案,该方案基于硬件高效并行的特点,实现了UDP/IP协议栈,满足了万兆以太网数据高带宽传输的需求通过实际测试表明,该设计最高可以达到9.32 Gbps传输速率,满足10 Gbps带宽下线速处理的需求,与传统软件实现相比,处理能力更接近理论极限。     

循环栈在CAI开发中的应用

本文利用Authorware语句设计了一个循环栈来保存页面,选择历史记录功能时,从循环栈中取出页面的名字,利用跳转语句实现历史记录功能。本方法适用于嵌套框架结构的课件的设计。     

后备栈：一种高效的返回地址栈修复机制

当前,大多数高性能微处理器都使用返回地址栈为返回指令提供预测目标地址.而要想获得高的返回地址预测精度,在发生分支误预测后对返回地址栈进行修复是必不可少的.本文首先分析了三种常见的返回地址栈修复机制,提出了一种新的返回地址栈修复机制--后备栈,并详细描述了后备栈机制的逻辑实现和工作原理.最后,本文把后备栈机制和其其他三种常见的修复机制进行了比较.在不发生返回地址栈溢出时,使用后备栈机制能够获得100%的返回地址预测精度.     

一种嵌入式SSL协议栈的设计

随着嵌入式技术的广泛应用，保障嵌入式应用的通信安全显得越来越必要。然而在嵌入式领域，以产品形式独立存在的SSL却是空白。该文给出了一种能满足嵌入式安全应用要求的SSL协议栈设计方案，提出了一种具有通用性的嵌入式网络体系结构模型。     

基于逃逸分析的循环中栈式分配优化研究

栈式内存分配可以有效地提高Java程序的执行效率,但是在循环中,对象的栈式分配比率和栈空间的大小变成了一对很难协调的矛盾.文中实现了一种控制流非敏感(flow-insensitive)的、过程间(inter-procedural)的、上下文相关(context-sensitive)的逃逸分析(escapeanalysis)方法.在此基础上,提出以循环为基本单位的分配策略,引入了对象栈和区域栈帧等概念;通过对循环的分析,实现了基于逃逸分析的栈式分配.SPECjvm98测试基准表明,在可控栈空间大小的条件下,该算法的栈式分配比率达到8.3%~25%(平均15.18%).     

堆栈式寄存器堆及其应用

文章介绍了一种新的堆栈式寄存器堆的设计原理和设计技术,与通常堆栈式寄存器堆不同,该设计将栈顶寄存器组设为通用寄存器,增加了栈顶寄存器组的访问效率,同时通过缓冲寄存器及其控制使得该装置具有对不同字长的数据进行自适应存储的能力。该装置可以用于支持后缀语法或者对编码长度有限制的微处理器设计中。     

基于Modelcia的空调半实物仿真系统的设计与实现

为进行多领域空调系统的整体性能分析,基于Modelica建立了串口通信模型和空调模型,利用自编程的信号调理电路和已建立的串口通信模型将空调模型与空调控制器进行连接,建立了空调半实物仿真系统,仿真实验结果证明了本系统的有效性。本空调半实物仿真系统为多领域系统的半实物仿真提供了一套新的解决方案,可有效提高产品研发效率,降低研发成本。     

基于半实物仿真的抄表系统自动化测试平台设计

随着智能电网的普及,低压集中抄表系统已成为主流的电力计量方式,针对目前自动测试平台和待测抄表系统耦合性高、测试平台适应面窄、抄表系统功能升级后兼容性差的问题,利用了半实物仿真的思路,最终开发了一种基于嵌入式控制软件的通用化、自动化测试平台;平台将硬件待测单元与测试平台分离,通过统一的工装协议与客户端软件对接,在保留真实抄表环境下的传输时延和电磁干扰的同时,降低各模块之间的耦合性;通过引入模块化的脚本测试技术,实现测试数据和预期数据的回归对比,扩大了测试用例的覆盖面,提高了测试效率和准确度;另外,平台创新性的使用了组合基本测试块生成新测试脚本的方式,避免了相同测试功能的重复开发,缩短了抄表系统功能升级后,测试平台的开发周期,提高测试平台的普适性;测试结果表明：在同等条件下,对比人工测试,自动化测试平台的准确度提升40%,测试效率提升75%。     

PictBridge协议栈的实现及优化方案

PictBridge是数码照相设备和打印机通信的协议。文章研究了该协议三个层次的相互通信方式以及该协议架构针对嵌入式系统的软件实现和优化方法。通过适当地隔离协议软件的三个不同层次,简化了系统状态机,解决了各个层次的协议软件的同步问题。     

WLAN-Mesh网络中MAC协议公平性问题的半实物仿真与分析

目前大多数针对WLAN-Mesh网络中MAC协议公平性问题的分析都是在纯计算机仿真的结果上开展的.然而,纯计算机仿真软件中的模型往往与实际的网络存在偏差,从而导致其仿真结果的可信度较差.半实物仿真(hardware in loop simulation)是一种将网络中非线性、随机性较大的因素用实际的网络设备加载,其余部分则在仿真中建模的新型仿真方法.本文旨在利用半实物仿真平台研究WLAN-Mesh网络中MAC协议公平性问题.首先针对传统纯计算机仿真结果的局限性进行了探讨.接着,利用自行研制的实际业务流终端构建了基于EXata的半实物网络仿真系统.最后,结合不同网络环境下的半实物仿真结果,对WLAN-Mesh网络中MAC协议的公平性问题做了详细的分析.     

软硬件协同循环优化方法的设计与实现

为了提升处理器执行循环的性能,降低循环开销,提出一种适用于多发射数字信号处理器(DSP)的软硬件协同循环优化方法.在对循环体量化分析的基础上,利用编译器进行循环标志指令的插入和循环开销指令的删除,并由新增的硬件专用循环单元根据循环标志指令携带的信息实现循环计数器的增减和取指地址的计算等功能,达到零开销循环的目的.在多发射DSP SuperV_EF01上的实验结果表明,应用文中方法后,指令周期数和汇编代码大小平均降低了20.94％和4.06％.     

众核处理器的流水线紧耦合指令循环缓存设计

能效比是未来高性能计算机需要解决的重要问题.众核处理器作为高性能计算机的重要实现手段,其微结构的优化设计对能效比提升尤为关键.提出了1种面向众核处理器的流水线紧耦合的指令循环缓存设计,以较小的L0指令缓存提供更加高能效的指令取指.作为体系结构研究同硬件可实现性紧密结合的1次尝试,设计始终考虑了硬件实现代价这一关键约束.为了控制L0指令缓存对流水线性能的影响,指令缓存采用了循环出口预取技术,以此保证指令缓存提供的低功耗的指令取指能够最终转化为流水线能效比的提升.在gem5模拟器上实现了对指令循环缓存的模拟.对SPEC2006的测试结果表明,在不影响流水线性能的前提下,设计的典型配置可以减少27%的指令取指功耗以及31.5%的流水线前段部件动态功耗.