CA35型高温液体钽电解电容器电性能的研究

本文研究了几种去极化剂对ＣＡ３５型耐高温（１５５℃）液体钽电容器电性能的影响。１０００小时高温负荷实验结果表明，分别选用ＣｕＳｏ４．５Ｈ２Ｏ的ＶＯＳＯ４作为电容器的低压产品和高压产品的去极化剂可以显著提高其电性能，各项电参数均优于军用标准ＳＪ２０２０７－９２的水平。     

电解质对高温液体钽电容器电性能影响的研究

研究了２种去极化剂对高温液体钽电解电容器电性能的影响。１０００ ｈ高温负荷表明,分别选用 ＣｕＳＯ４·５Ｈ２Ｏ和ＶＯＳＯ４作为低压和高压电容器电解质中的去极化剂,可以显著提高其电性能。     

电解液添加剂：对硝基苯甲酸和次亚磷酸

电解电容器电解液中加入质量分数为１％～２％的对硝基苯甲酸，可以提高电解液的形成能力，改善电容器的电气性能（降低损耗和漏电流）。加入０．１％～０．２％的次亚磷酸，可提高形成效率和闪火电压。     

小型高温中高压铝电解电容器的研制

系统地总结了影响小型高温中高压铝电解电容器电性能的主要因素，分别从原材料、零部件、生产工艺和工作电解液等方面入手，采取了解决相关问题的相应措施，收到了较为满意的效果。重点介绍研制以乙二醇、γ－丁内酯作溶剂，苯甲酸铵、壬二酸氢铵、硝基丙烷、硼酸为溶质，适用于小型高温中高压铝电解电容器的工作电解液，制成１６０Ｖ－４．７μＦ（Φ１０ｍｍ×１２ｍｍ）和４００Ｖ－３３μＦ（Φ１９ｍｍ×３５ｍｍ）１０５℃铝电解电容器。     

OS电容器的技术背景与前景

采用有机半导体的ＯＳ铝固体电解电容器最近成为音响界的宠物。目前在日本生产的这种电容器公司有三洋、ＭＡＲＣＯＮ、东和三家。ＯＳ电容器的投产与应用虽然已有十年历史，但世界上介绍这种零件的文章却寥若晨星。因此，笔者在这里搜集了一些有关资料，向读者介绍一下ＯＳ电容器诞生的来龙去脉及其发展的前景。     

高电导率低压工作电解液的设计

分析了影响电解液电导率的诸多因素,提出高电导率低压工作电解液的设计思路,即在加入高效水合抑制剂和防腐剂的基础上,适当增加水和甲酸铵的用量,从而提高整个工作电解液的电导率。试验结果表明:所设计的高电导率电解液大大降低了电容器的损耗值,同时高温稳定性优良。     

高压工作电解液中的水

铝电解电容器用高压工作电解液中不仅含有水，而且最高含水量可达２０％。水分可用卡尔．费体法测定。适量的水可以提高高压工作电解液的氧化效率，改善高压铝电解电容器的性能。     

小型铝电解电容器的高温容量变化率

铝电解电容器的容量变化率受多种因素的制约，特别是工作电解液的含水量直接影响容量变化率。通过选用合格的原辅材料与零部件，设计合理的封口尺寸，加之使用性能优良的工作电解液会显著提高电容器的容量稳定性。     

宽温小型低压铝电解电容器

重点介绍铝电解电容器工作电解液中常用溶剂的特性、电解质理论的溶剂化效应原理，基于这一原理，开发出具有低饱和蒸汽压、物化性能稳定的无水体系电解液，用该电解液制成了体积小、工作温度范围宽（－４０～＋１０５℃）、电性能优良的宽温小型化低压铝电解电容器。     

还原再氧化型半导体陶瓷电容器材料的研究

通过实验研究了Ｎｄ２Ｏ３、Ｎｂ２Ｏ５、Ｓｍ２Ｏ３添加量对还原再氧化型ＢａＴｉＯ３半导体陶瓷电容器材料性能的影响，同时优化了烧结工艺，获得了Ｃ＞０．５μＦ／ｃｍ２，ｔｇδ＜３．５×１０－２，ρ＞４×１０１１Ω·ｃｍ，｜△Ｃ／Ｃ｜（－２５～＋８５℃）＜＋３０－８０％，Ｖｂ＞４２０Ｖ的实用半导体陶瓷电容器材料     

五硼酸铵在高压铝阳极箔化成液中的作用机理

采用恒流恒压法化成制备高压铝阳极箔,研究了硼酸溶液中添加五硼酸铵对化成液的表面张力、电导率及化成铝箔耐电压和比电容的影响,探讨了五硼酸铵在铝箔高压化成液中的作用机理。结果表明:在硼酸化成液中添加的微量五硼酸铵提高了化成液的表面张力和电导率,改变了化成液的电离平衡,使化成铝箔的耐电压提高了约5%。     

4H-SiC p-i-n紫外光电探测器的电容-电压特性研究

分析并比较了4H-SiC p-i-n紫外光电探测器的电容-电压（C-V）特性随温度和偏置电压的变化情况,观测到4H-SiC p-i-n结构中的深能级缺陷。结果表明：由于近零偏压时探测器i型层已处于耗尽状态,其高频（1 MHz）C-V特性几乎不随反向偏压变化,随着温度升高,被热离化的自由载流子数量增多导致高频结电容随之增大;探测器的低频（100 kHz）结电容比高频结电容具有更强的电压和温度依赖性,原因在于被深能级缺陷俘获的载流子随反向偏压增大或随温度升高而被离化,从而对结电容产生影响。     

基于改进陷阱模型的新型p型隔离层结合场板结构的4H-SiC MESFET的特性研究与优化

本文提出了一种致力于抑制表面陷阱影响的新型结构。基于能准确表征4H-SiC材料特性的物理模型和经过实验证明能较好表征表面陷阱作用机理的模型,对器件的特性进行了研究。通过与实际器件制作中主流采用的埋栅-场板结构的4H-SiC MESFET以及实验测试的器件特性的对比,本文提出的结构在整体上对器件的特性有所提高 。新结构引入的 p型隔离层能有效地抑制表面陷阱的影响并且能减小器件在大电压微波应用条件下的栅漏电容;P型隔离层结合场板结构改善了栅极边缘的电场分布,同时能减小单一使用场板结构时场板对沟道引入的附加栅漏电容; 作为微波晶体管,由于更好的抑制了表面陷阱,基于本文提出的结构的4H-SiC MESFET比埋栅-场板结构的器件具有更高的栅延迟抑制比;在实现大功率应用方面,新型结构同样能提供更高的耐压。新结构的4H-SiC MESFET的最大饱和漏电流密度为460mA/mm,在漏电压20V的栅延迟抑制比接近90%。交流特性的分析结果表明,本文提出的结构比埋栅-场板结构的器件的特征频率和最高振荡频率分别高出5%和17.8%。此外,新结构的器件能承受较高的击穿电压,进而保证了器件的大功率密度。针对本文提出的结构进行了优化,以使器件能发挥最好的微波特性并对器件的设计提供一定参考。     

片式高压多层瓷介电容器最新进展

片式高压多层瓷介电容器（ＭＬＣＣ）的研制生产水平已达额定直流电压０．５～２０ｋＶ。额定交流电压２２０～１１００Ｖ，标称电容量范围为：０．５ｐＦ～０．１５μＦ（Ｃ０Ｇ），４７ｐＦ～２．２μＦ（Ｘ７Ｒ）。产品技术标准尚未统一纳入国际标准体系。高压ＭＬ－ＣＣ在Ｖ－Ｃ、ＴＶＣ（温度、偏压、容量关系）、耐电压及电晕等性能和试验方法方面有特殊要求，设计制造技术有独到之处。高压ＭＬＣＣ的包装和使用须严格控制工艺过程。     

Hyperabrupt junctions in Au-Si Schottky diodes by ion implantation

The application of ion implantation to the fabrication of Au-Si Schottky diodes with highly nonlinear capacitance/voltage characteristics is described. The capacitance/voltage characteristic and the derived impurity profile are given for a typical diode. The forward current/voltage characteristics are described, and an estimate of Au-Si barrier height is made.     

具有高掺杂表面层和阶梯栅结构SiC MESFETs双沟道器件研究

An improved dual-channel 4H-SiC MESFET with high doped n-type surface layer and step-gate structure is proposed, and the static and dynamic electrical performances are analyzed.A high doped n-type surface layer is applied to obtain a low source parasitic series resistance, while the step-gate structure is utilized to reduce the gate capacitance by the elimination of the depletion layer extension near the gate edge, thereby improving the RF characteristics and still maintaining a high breakdown voltage and a large drain current in comparison with the published SiC MESFETs with a dual-channel layer.Detailed numerical simulations demonstrate that the gate-to-drain capacitance, the gate-to-source capacitance, and the source parasitic series resistance of the proposed structure are about 4%, 7%, and 18% smaller than those of the dual-channel structure, which is responsible for 1.4 and 6 GHz improvements in the cut-off frequency and the maximum oscillation frequency.     

Zero-voltage-zero-current switching in high-output-voltagefull-bridge PWM converters using the interwinding capacitance

A novel zero-voltage and zero-current-switching (ZVZCS) full-bridge (FB) pulsewidth-modulated (PWM) power converter is proposed. The new converter uses the interwinding capacitance and a small primary-side inductor to achieve a zero-current-zero-voltage turn off and a zero-current turn on of the passive-to-active leg transistors. The turn off of the active-to-passive leg transistors is with zero voltage, and the turn on is with zero voltage and zero current across them. The ringing caused by the parasitic interwinding capacitance and by the reverse recovery of the rectifiers is reduced. The new converter is attractive for high-output-voltage applications (600-1000 V), where the interwinding capacitance is sufficiently dominant. In addition, switches such as insulated gate bipolar transistors (IGBTs) and MCTs can be used at higher frequencies which is particularly desirable for high-power application (above 2 kW). The experimental results obtained from an IGBT-based 62.5-kHz DC/DC power converter with a rated output voltage of 600 V and a nominal power of 1.2 kW are presented     

纵向NPN管ESD保护结构的设计与分析

针对一种5V0.6μm BiCMOS工艺的纵向NPN管,设计了ESD保护结构。为了克服传统纵向NPN管ESD自触发结构触发电压较高的缺陷,提出一种带P+/N阱二极管的改进型自触发ESD结构,利用NPN管集电极与基极之间的寄生电容和二极管作为电容耦合元件。流片及测试结果表明,该保护结构的触发电压得到有效降低,且抗ESD能力超过4kV的人体模型。     

几种电容降压电路的原理分析与比较

随着科技的发展,LED的性能也得到了大幅提高,应用也越来越广泛,对驱动电路的要求也越来越高。这里主要阐述了当前应用较广泛的电容降压驱动电路的工作原理和用途。电容降压驱动电路是一类新型的LED驱动电路,具有体积小、价格低、安装方便等优点,具有广阔的应用前景。介绍了多种LED电容降压驱动电路及不同的用途。     

A 4-Mb CMOS SRAM with a PMOS thin-film-transistor load cell

A 4-Mb (512 K words by 8-b) CMOS static RAM (SRAM) with a PMOS thin-film transistor (TFT) has been developed. The RAM can obtain a much larger data-retention margin than a conventional high-resistive load-type well by using the PMOS TFT as a memory cell load. An internal voltage down-converter architecture with an external supply voltage-level sensor not only realizes a highly reliable 0.5-μm MOS transistor operation but also a sufficiently low standby-power dissipation characteristic for data battery-backup application. A self-aligned equalized level sensing scheme can minimize the sensing delay for a local sense amplifier to drive a large load capacitance of a global sensing bus line. The RAM is fabricated using a 0.5 μm, triple-poly, and double-aluminum with dual gate-oxide-thickness CMOS process technology. The RAM operates under a single 5-V supply voltage with 23-ns typical address access time and 20- and 70-mA operation current at 10 and 40 MHz, respectively