ADSL中宽带∑△调制器的系统设计

非对称数字用户环路(ADSL)是一种宽带接入网技术,对其调制解调器电路中模数转换器的带宽和精度要求较高.∑△调制器具有高精度和低功耗的优点,但是由于采用过采样技术,其带宽较小.为了增加带宽适合宽带应用,本文采用基于块数字滤波器的调制器结构设计了应用于ADSL的两通道二阶宽带EA调制器系统.该∑△调制器在不提高系统时钟频...     

∑△调制器中非线性直流增益建模

分析了运算放大器有限直流增益和非线性直流增益对∑△调制器的影响,通过双曲正切函数模拟运算放大器的输入输出特性,由积分器的递归解法构造了一个调制器模型.该模型可用于系统级仿真来预测非线性直流增益对调制器性能的影响,系统级仿真和电路级仿真证明此模型行之有效.     

高阶∑△调制器的稳定性分析与设计

本文将量化器等效为增益可变的加性噪块模型，研究了１ｂｉｓ高阶∑△调制器的稳定性，提出了一种设计１ｂｉｓ稳定高阶（＞２）∑△调制器的方法，该方法简单有效。     

ADSL中宽带∑Δ调制器的系统设计

非对称数字用户环路(ADSL)是一种宽带接入网技术,对其调制解调器电路中模数转换器的带宽和精度要求较高。∑△调制器具有高精度和低功耗的优点,但是由于采用过采样技术,其带宽较小。为了增加带宽适合宽带应用,本文采用基于块数字滤波器的调制器结构设计了应用于ADSL的两通道二阶宽带∑△调制器系统。该∑△调制器在不提高系统时钟频率的条件下,可使系统的有效采样频率增为原来的两倍,从而使得其带宽增加1倍。采用带通噪声传递函数降低了由于通道系数失配而折叠到信号带宽内的噪声,提高了调制器的信号噪声失真比。利用SIMULINK软件工具对电路非理想特性进行了建模和仿真,仿真结果表明在系统时钟频率为71.4MHz,系数失配为0.5%的条件下,调制器的带宽为1.1MHz,噪声失真比为83.9dB,满足ADSL的应用要求,并且该调制器能够有效地抑制闲杂音,不需要采用随机扰动信号来抑制调制器的闲杂音,简化了后续的电路设计。     

一种具有改进积分器结构的高阶∑-△调制器

设计了一个五阶单回路∑-△调制器，最高输入信号频率22kHz。通过改进积分器的结构，显著减小了开关电荷注入效应引起的调制器的谐波失真。整个电路采用0．6μm CMOS工艺设计。仿真显示，当采样频率为6MHz时，调制器的SNDR达到123dB，SNR超过125dB，满足18位A／D转换器的精度要求。     

基于高阶单比特∑△调制器的频率综合器

本文介绍了高阶单比特∑△调制器在小数分频频率综合器中的应用。普通小数分频频率综合器容易产生很大的杂散频率，采用∑△调制器可以有效消除杂散频率降低相位噪声。由于多比特MASH结构的非线性，这里采用单比特高阶∑△调制器（CIFB），最后提出实现电路。     

高阶模拟∑-△调制器设计研究

在简要介绍高阶1位量化∑-△A/D转换器基本原理的基础上,分析了∑-△调制器的噪声特性;介绍了传统线性模型下的噪声传递函数的设计方法.同时,结合实际高阶模拟∑-△调制器的开关电容实现电路,重点对影响调制器性能的非理想因素进行了详细分析,并采用程序建模仿真的方法指导电路设计.与传统设计方法的结果对比表明,文中的方法可以为电路设计提供更加可靠的依据.     

一种高阶1 bit插入式∑-△调制器的设计

介绍了插入式∑-△ A/DC调制器的设计过程,并给出了调制器行为级SIMULINK模型,通过对调制器系统级仿真可以确定调制器的信噪比、增益因子等参数,为其电路设计提供依据.设计了一个4阶调制器,仿真结果显示在128的过采样比、输入信号相对幅度-6 dB的条件下,可获得110 dB的信噪比,达到18 bit的分辨率.     

一种2阶前馈方式∑-△调制器

详细论述了∑-△调制器的工作原理,在此基础上设计了一种2阶前馈方式∑-△调制器.分析了系统函数以及零极点的分布情况,确认了系统稳定性、信噪比、无杂散动态范围、有效位数等系统特性.采用行为级建模与仿真,验证了设计的正确性.性能测试表明,芯片的ADC通路可以很好地实现模拟信号向数字信号的转换,保证了电路的可靠性.     

信号的低比特位数表示：一种新颖低比特位数的∑-△调制器

摘要：通过设计一种新的噪声整形滤波器，本文提出了一种新颖的∑-△调制器结构，可用于实现用较低比特位数的数字信号表示较高比特位数的输入信号．该调制器与传统的∑-△调制器相比，其输出数字信号比特位数(或动态范围)降低了许多．理论推导分析和仿真对比的结果表明，在量化噪声整形和噪声频谱上，该调制器的各项性能有了很大的提高，而且证明了这类调制器是稳定的．     

∑△DAC中插值滤波器的设计

本文设计了一种用于分辨率为20bit,采样率为48kHz,信噪比为102dB的∑△DAC(数模转换器)中的数字插值滤波器.利用多项插值器原理,采用128(插值,并利用SRAM和PLA设计了8倍插值,大大减少了所需硬件及芯片面积.仿真结果表明能够满足性能要求.     

高阶∑—△调制器中运算放大器（OTA）的设计

介绍了五阶∑-△调制型模数转换器中放大器的设计过程。引入一种新型的采用交叉耦合差分输入负电阻负载的运放。     

高阶∑-△调制器的非理想特性分析与建模

文章对2-1-1级联结构的高阶∑-△A／D调制器的非理想特性，包括时钟抖动、MOS开关噪声、比较器迟滞性、放大器的输入噪声、单位增益带宽和有限直流增益等，进行了分析，提出了基于Matlab的高层次建模方法。通过系统仿真确定关键的电路参数和性能指标，在较高层次指导A／D转换器的电路结构级和晶体管级设计。     

适用于高阶∑△调制器的全差分运算放大器的设计

比较了增益自举式共源共栅、折叠式共源共栅和套筒式A／A类三种常用的运算放大器结构．提出了一种可用于各种高阶∑△调制器的全差分运算放大器。采用SIMC0．35μm标准CMOS工艺．完成了含共模反馈电路的全差分套筒式运算跨导放大器的设计。仿真结果表明放大器的直流增益为84．5dB,单位增益带宽为199MHz,相位裕度为51°,电路工作可靠,性能优良。     

一种基于∑-△ADC的CIC滤波器设计

∑-△ADC是中频信号处理的重要模块。为了抑制∑-△ADC特有的带外噪声成型．文中给出了用CIC滤波器来匹配噪声抑制滤波器,并对采样后的数据再进行下采样,以降低噪声和后端硬件成本的设计方法。同时讨论了CIC的结构及其阶数与∑-△ADC阶数的关系。最后分析了其对信号处理的性能影响。     

基于无源RC网络的二阶连续时间低通∑△调制器

本文给出了一种基于无源RC网络的二阶连续时间低通∑△调制器结构.这种调制器电路结构简单而且能够不受运算放大器性能的限制,并且能够达到不错的性能.本文分别给出了系统级和电路级的仿真结果,电路用TSMC 0.18CMOS工艺实现,在1.8V供电电压下,采样时钟为1GHz,输入信号带宽为5 MHz,最高SNDR为48.9949dB.     

1.8V音频∑△调制器的设计

介绍了一种适用于语音信号处理的16位24 kHz ∑△调制器.该电路采用单环三阶单比特量化形式,利用Matlab优化调制器系数.电路采用SIMC 0.18μm CMOS工艺实现,通过Cadence/Spectre仿真器进行仿真.仿真结果显示,调制器在128倍过采样率时,带内信噪比达到107 dB,满足设计要求.     

∑-△调制器在SIMULINK下的噪声模型

为了满足在行为级对∑-△调制器进行完整仿真的需要，提出了在SIMULINK环境下∑-△调制器的噪声模型，包括采样时钟抖动、开关热噪声(kT／C噪声)、运算放大器的有限增益、有限带宽、压摆及饱和电压等非理想因素。在给出具体噪声模型的基础上，构造出二阶∑-△调制器模型。通过仿真，验证了噪声模型的正确性。     

∑-△ ADC的降采样滤波器的设计与实现

介绍了一种带宽150 kHz、16 bit的∑-△模数转换器中的降采样低通滤波器的设计和实现.系统采用Sharpened CIC (cascaded integrator-comb)和ISOP(interpolated second-order polynomials)频率补偿技术对通带的下降进行补偿,最后级联三个半带滤波器输出.芯片采用SMIC 0.18 μm CMOS工艺实现,系统仿真和芯片测试结果表明,性能满足设计指标要求.与传统音频领域的∑-△ADC应用相比,该设计在很大程度上拓展了处理带宽,提高了处理精度,并且便于集成在SOC芯片中,主要应用于医疗仪器、移动通信、过程控制和PDA(personal digital assistants)等领域.