基于FPGA/CPLD设计与实现UART

UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA／CPLD器件设计与实现UART。     

基于CPLD器件的复杂信号发生器的设计与实现

讲述了采用单片机串行通信实现远距离程控信号发生器,以及复杂可编程门阵列器件实现复杂信号发生器的结构和功能设计。     

基于CPLD的DSP与声卡的接口技术

CPLD可编程技术具有功能集成度高、设计灵活、开发周期短、成本低等特点，因而在电子系统设计和信号处理领域得到了广泛应用。通过分析Windows Sound System兼容声卡和PC机ISA总线的接口原理，介绍了基于CPLD芯片MAX7000系列EPM7128S在实现DSP与声卡的接口技术中的应用。     

基于CPLD的三相多波形函数发生器设计

介绍了基于可编程逻辑器件CPLD和直接数字频率合成技术(DDS)的三相多波形函数发生器的基本原理，并在此基础上给出了基于CPLD的各模块设计方法及其VHDL源程序。     

基于CPLD的测试系统接口设计

介绍了一种用CPLD(复杂可编程逻辑器件)作为核心控制电路的测试系统接口,通过对CPLD和TTL电路的比较及CPLD在系统中实现的强大功能,论述了CPLD在测试系统接口中应用的可行性和优越性,简单介绍了VHDL在CPLD设计中的应用。实验证明用CPLD实现的电路具有集成度高、灵活性强、可靠性高、易于升级和扩展等特点。给出了主要电路图和时序仿真图。     

基于DSP与CPLD的逻辑分析仪设计

逻辑分析仪主要功能是分析测量数字系统的逻辑波形和逻辑关系。该设计采用了一个DSP芯片对8路数字信号进行高速采样,一个CPLD芯片控制示波器接口电路,以及一个双口RAM协调DSP和CPLD之间数据传输。逻辑信号按照预先设计的触发条件在特定时间段内采集。在CPLD里设计了一个具有28个状态的状态机来实现数据通道显示、时间线显示和触发位置显示。8路数字信号同时在示波器显示屏上显示,可以让用户比较直观地分析8路数字信号的相对关系。该设计最高可采集的数字信号在1MHz左右,允许设置1～3级的触发条件,并可以进一步扩展功能,非常适合数字系统实验和数字电路设计的需要。详细分析和介绍了该系统的软硬件设计和实现。     

PCI总线至UTOPIA接口控制的CPLD设计实现

本文采用A1tera的CPLD实现了PCI总线至UTOPIA接口的逻辑转换控制，为低成本实现ATM终端奠定了基础。     

基于DSP和CPLD技术的多路ADC系统的设计与实现

介绍了基于DSP和CPLD技术．高精度多通道的ADC系统的设计与实现方案，利用简单的硬件电路和软件编程，采用DSP和CPLD相结合的方法，动态地设置采样通道，控制模数转换器MAX1162的数据采样及传输。     

基于FPGA的UART串行通信参数自适应设计与实现

串行通信协议参数需要通信双方约定一致,为了完成UART通信参数的自动配置,传统方法是采用波特率自适应检测,但无法实现数据格式的自动配置.文中基于FPGA设计了一种串行通信参数自适应的UART接口方案,利用该设计可以实现包括波特率与数据格式在内的所有通信参数的自动检测与配置.仿真验证与实验结果表明,该设计可以快速、自动地...     

基于CPLD的I~2C总线接口设计

在电路设计中,I2C总线是比较常用的两线式串行通信方式,大多数的CPU都擅长于并口操作,不具备直接操作I2C总线接口的能力。为了使不具备I2C总线接口能力的CPU通过对并口的简单操作实现对I2C总线接口的控制,在分析I2C总线常用工作模式的基础上,设计实现工作于主机模式的,以CPLD完成I2C总线开始信号、结束信号的输出,以及并行数据到I2C总线模式串行数据转换或I2C模式串行数据到并行数据转换的I2C接口模块。采用该模块,可以使不具备I2C总线接口的CPU通过并口方便地控制I2C总线设备,简化系统程序设计。     

基于FPGA/CPLD的通用异步通信接口UART的设计

UART（通用异步接收发送设备）是一种短距离串行传输接口。在数字通信和控制系统中得到广泛应用。FPGA／CPLD是大规模集成电路技术发展的产物．是一种半定制的集成电路。结夸计算机软件技术（EDA技术）可以快速、方便地构建数字系统。本文介绍一种采用可编程逻辑器件FPGA／CPLD实现UART的方法，将UART的核心功能集成到FPGA／CPLD上，本设计包含UART的发送模块、接收模块和波特率发生器，所有功能的实现全部采用VHDL件描述语言来进行描述。设计、综合、仿真在QUARTUSII软件开发环境下实现。     

基于FPGA的UART模块的设计

为了实现计算机与基于FPGA图像处理系统的数据通信,这里用FPGA设计了一款简易通用异步收发器(UART)模块.UART的主要功能是实现数据处理模块与RS 232串行数据接口之间的数据转换,即将送过来的并行数据转换为输出的串行数据流,由数据处理模块传送给计算机,还可以将串行数据转换为并行数据,供数据处理模块使用.为了简化电路设计,减少电路面积,这里省略了UART系统中的奇偶检验模块.     

基于DSP和CPLD的宽带信号源的设计

利用DSP和CPLD来设计宽带信号源，将DSP软件控制上的灵活性和CPLD硬件上的高速、高集成度和可编程性有机地结合起来，一方面使得信号源控制简单、可靠，同时保证产生的信号调整、准确。     

导航计算机系统中CPLD配置软件串口更新研究

针对嵌入式导航计算机系统中CPLD器件软件更新需求,提出了通过串行方式基于DSP的CPLD软件更新方案,通过DSP的I/O口模拟CPLD的JTAG时序逻辑,将由串口接收到的CPLD配置信息文件,移入到其内部逻辑中,从而实现软件更新。分析研究了实现该方案需解决的硬件和软件中的关键问题,设计实现了提出的CPLD器件软件更新方案,并在实际的导航计算机系统中进行了验证和应用。     

基于CPLD的WatchDog电路设计

论述了基于CPLD的WatchDog设计,该设计实现对主机CPU运行状态的监控,若看门狗电路在规定时间内未收到主机CPU的＂喂狗＂信号,则输出复位信号复位主机CPU,主机可通过配置专用寄存器设置看门狗＂喂狗＂时间.由于采用VHDL硬件描述语言,容易使设计与其它逻辑设计集成在一起,达到模块化和可重用的效果.     

基于CPLD的DSP与CAN控制器的接口设计与实现

目前DSP处理器和CAN总线都在控制领域得到了广泛应用,在此以TMS320F2812 DSP处理器和独立的CAN控制器SJA1000为例,在分析DSP和SJA1000接口时序的基础上,采用CPLD有效地实现了两者之间数据和地址总线复用与非复用之间的转换和时序匹配。同时希望对于其他微处理器与CAN控制器的接口电路设计可以提供一定的参考。     

基于CPLD和DSP的激光探测技术

在比较3种激光探测技术优缺点的基础上,选择技术相对成熟的光谱识别非成像型激光探测方案.针对其信号处理能力弱的缺点,采用CPLD和DSP作为信号处理芯片,通过相应的软件算法来提高信号处理能力.采用10路双通道光学系统,可实现1.06μm和1.54μm双波段、360°探测.为满足高探测概率、低虚警概率的要求,采用了二元相关探测技术.     

基于CPLD和DSP的雷达信号数字采集接口模块设计

介绍了一种采用CPLD复杂可编程逻辑器件M4A5-128／64和DSP数字信号处理器TMS320VC5402实现的雷达信号数字采集接口模块,对所用主要器件的功能和特性进行了简要说明;讨论了雷达触发信号、船首信号的电平变换电路及视频信号的A／D变换电路,并重点讨论了实现雷达信号数字采集接口设计中CPLD逻辑设计和DSP软件设计。     

基于FPGA的UART设计

UART是一种广泛应用于短距离、低速、低成本通信的串行传输接口。由于常用UART芯片比较复杂且移植性差,提出一种采用可编程器件FPGA实现UART的方法,实现了对UART的模块化设计。首先简要介绍UART的基本特点,然后依据其系统组成设计顶层模块,再采用有限状态机设计接收器模块和发送器模块,所有功能的实现全部采用VHDL进行描述,并用Modelsim软件对所有模块仿真实现。最后将UART的核心功能集成到FPGA上,使整体设计紧凑,小巧,实现的UART功能稳定、可靠。