共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
3.
4.
提出了一种基于ARM和FPGA的嵌入式数控装置设计。重点介绍了ARM与FPGA间接口设计,基于FPGA的步进电动机控制器设计。该数控装置将ARM运行速度快、计算精度高和FPGA内部逻辑的在线可重构性等特点结合起来,降低了数控装置硬件成本,提高了资源利用率和实时性,增强了数控装置的灵活性。 相似文献
5.
6.
为了解决传统嵌入式实验平台模块难以替换和升级的问题,设计了以ARM和FPGA为核心的嵌入式实验平台。利用FPGA扩展系统功能和接口,通过ARM对FPGA进行管理控制,使得所构建的嵌入式实验平台在接口电路上可以支持不同功能模块的应用要求。性能、效率和可扩展性大大提高,可满足各层次用户群体创新设计的的需求。 相似文献
7.
为提高系统性能和降低成本,基于FPGA设计和实现了一种运动控制系统,包括:Nios II软核、PWM脉冲发生器、测量单元等功能模块。轨迹发生器基于卷积的加减速控制方法实现,提高了运动平滑性。实验结果验证所设计的运动控制系统的可行性和有效性。 相似文献
8.
9.
张壮领陈彩娜毕明利 《工业仪表与自动化装置》2021,(3):55-60
针对传统勘灾设备数据处理耗时时间长,图像信息采集模糊,设备体积较大的问题,该文设计出一种便携式智能勘灾设备。该智能勘灾设备将电子半导体微型处理器(ARM)和现场可编程门阵列(FPGA)相结合,能够完成灾区环境图形信息的采集。采用CMOS图像传感器完成灾区图像信息采集,利用深度非松弛哈希算法加快数据处理速度,利用求导公式更容易找出数据的规律,通过ARM和FPGA结合的方式完成整个设备的调控。对比验证分析三种不同勘灾设备的数据,该文设计的设备图像采集时间最短能达到0.2 s,图像质量更是达到3624像素,数据处理总耗时也只有73 ms,均验证了该文设备性能的优越性及设计方案的可行性。 相似文献
10.
11.
12.
设计基于FPGA芯片EP2C35和ARM9嵌入式微控制器AT91RM9200的KVM交换机。由EP2C35实现对服务器端视频信号的采集和处理,嵌入式微控制器AT91RM9200S实现鼠标键盘信号的控制和Ethernet接口的扩展。该设计综合FPGA芯片内部专用图像处理单元和ARM9微控制器五级流水线的优势,保证了系统对图像处理速度和实时性的要求。实际应用表明,该模块具有良好的数据处理速度和实时性,满足设计要求,此外还具有良好的灵活性。 相似文献
13.
为实现精密运动平台定位的双回路控制,解决位置双反馈采样不同步的问题,基于FPGA设计了软硬件解码模块和上位机,实现对电机编码器多摩川协议和平台光栅尺BISS协议同步读取,并通过FMC总线将数据传输至ARM,数据统一单位后再由上位机显示平台位移。实验表明:该采集装置能够快速准确地同步采集数据,能在上位机实时显示位移,具有良好的可移植性和拓展性。 相似文献
14.
设计了基于嵌入式ARM的网络控制器总体结构,重点研究了网络控制器的冗余设计架构,并给出了控制器冗余逻辑和高速冗余通信的设计方法。设计了网络控制器软件的层次结构,并着重介绍了网络控制器的数据库和基于EPA功能块的功能块控制软件包的设计。最后以典型功能块为例,进行了功能块控制软件的仿真测试。 相似文献
15.
16.
17.
针对PCB钻孔机运动系统的高速度、高精度以及高可靠性要求,设计了一种基于ARM9和μC/OS-II操作系统的运动控制器。重点讨论运动控制器的硬件电路设计、软件架构设计、速度规划算法和位置控制算法,以满足系统的高性能要求。 相似文献
18.
通过研究现有运动控制方案,发现常见的运动控制解决方案都要用到运动控制卡,成本较高,体积较大,不适合控制精度要求不太高、成本要求较高的运动控制场景。从ARM Cortex-M3为内核的32位微控制器、光电隔离接口电路、PWM信号调制、供电电源、软件设计5个方面进行设计,调试并实现一套具有更高性价比的嵌入式运动控制箱。该嵌入式微控制器经光电隔离接口电路读取外部数字化输入信号,经过嵌入式微控制器CPU处理,输出数字化信号和调制PWM信号,经光电隔离接口电路隔离转换,以控制伺服电机和外部其他设备。该运动控制箱成本低、功能强大、体积小,适用于对成本要求较高、对运动精度和难度要求不太高的场合。实际应用表明,该运动控制箱可实现4通道PWM输出、20通道的数字输入和16通道的数字输出,性能良好,性价比高,效果良好。 相似文献
19.
对使用硬件描述语言-VerilogHDL来设计PCI总线的方法进行了研究。设计出基于PCI总线的多轴运动控制系统,在某公司的Cyclone系列芯片上实现了从设备模式PCI总线下的简化协议,以满足凹印制版高速雕刻机对大量图像数据传输的要求。采用FPGA(现场可编程门阵列)为主控器。为解决凹印制版雕刻控制中大规模数据在嵌入式系统中高速传输和缓冲处理,提出一种由FPGA和SRAM集成FIFO缓冲存储器的设计方案,通过器件测试平台的测试和验证。使得整个FIFO系统在存储传输中具有较高的速度,集成容量更大的FIFO存储器,大大降低了商业成本,具有较高的灵活性和可重构性。 相似文献