95GHz低相噪锁相源技术研究

基于毫米波锁相源相位噪声理论,明确指出采用低相位噪声的微波频率源可以有效改善毫米波锁相源相噪指标。利用低相位噪声的微波倍频源,结合谐波混频方式,设计出95GHz低相位噪声锁相频率源。测试结果表明,其相位噪声可以低至-90.44dBc/Hz@10kHz,验证了该设计方案的可行性。     

Ku波段低相噪锁相介质振荡器

应用取样锁相技术对Ku波段低相噪锁相介质振荡器进行了研究,对取样锁相技术的工作原理和电路特性进行了分析,阐述了取样锁相环路的设计过程.对制成的实物进行了测试和调试,取得了预期的相位噪声指标.实验结果表明,该取样锁相源的频率为17GHz,输出功率≥10dBm,杂波抑制比≥70dBc,相位噪声-103dBc/Hz@1kHz, -107dBc/Hz@10kHz, -110dBc/Hz@100kHz, -128dBc/Hz@1MHz.     

Ku波段介质锁相抗振频率源研制

提出了一种混频介质锁相的方案,对Ku波段的发射信号进行一次混频锁相得到Ku波段的本振信号,实现了本振信号与发射信号的相位同步。电路设计采用了低噪底鉴相芯片和自主设计的低相噪Ku波段介质压控振荡器(DRVCO)。结构设计中充分考虑抗振动性能,并用ANSYS软件对结构进行力学仿真,达到很好的抗振动效果,组件外形尺寸为110mm×65mm×13mm。测试结果表明,静态下该Ku波段频率源输出功率12dBm,杂波抑制比≥70dBc,相位噪声-91dBc/Hz/@1kHz,-105dBc/Hz@10kHz;振动条件下1kHz、10kHz处相位噪声恶化不超过3dB。     

基于HBAR的X波段低相噪频率合成方法

基于高次谐波体声波谐振器(HBAR)的高Q值梳谱信号产生的特性提出了一种低相位噪声频率合成方法。该文根据HBAR的工作原理,采用HBAR与声表滤波器级联的方法共同构成低噪声振荡环路直接产生S波段信号,然后通过四倍频模块输出X波段频率信号。采用HBAR与声表滤波器串联的方式提高了带外频响抑制,输出的2.2GHz信号的相位噪声达-118.9dBc/Hz@1kHz,四倍频后得到的X波段信号8.8GHz的相噪达到-107.4dBc/Hz@1kHz。     

锁相介质振荡器

锁相介质振荡器采用锁相稳频技术将介质振荡器的频率稳定在参考频率上。研制的一种X波段锁相介质振荡器,得到的性能指标如下：频率8.44GHz;相位噪声≤-80dBc/Hz@10kHz、≤-110dB/Hz@100kHz;输出功率≥10dBm;杂波≤-75dBc、谐波≤-30dBc。     

一种调频连续雷达波超低相位噪声频率综合器的设计与实现

本文利用直接数字频率合成器(DDS)、低相位噪声锁相技术和可编程逻辑器件(PLD),设计了一种调频连续雷达波(FMCW)超低相位噪声频率综合器。该频率综合器在X波段频率不仅可以实现相位噪声-106dBc/Hz@1kHz和-147dBc/Hz@1MHz的指标,而且还具有捷变频、数字幅度控制、低功耗、体积小和重量轻等优异特性。     

一种星载可配置输出频率的X波段载波源

针对国内星载数传发射机无法实现载波频率灵活可变的问题,提出了一种可配置输出频率的载波源方案。采用现场可编程门阵列(FPGA)和数模转换器(DAC)相结合,实现参考频率高精度可变且灵活配置锁相环(PLL)中鉴相器的鉴相频率,使载波源输出频率可程控配置。实测结果表明,载波源可实现任意配置X波段8.025～8.4 GHz的输出中心频点,相位噪声优于-66 dBc/Hz@100 Hz、-75 dBc/Hz@1 kHz 、-80 dBc/Hz@10 kHz、-95 dBc/Hz@100 kHz、-120 dBc/Hz@1 MHz,杂散抑制度优于-74 dBc,频率分辨率小于10 Hz。相关电路替代专用直接数字频率合成(DDS)芯片的功能,能适应空间应用环境。     

基于双环X波段低相噪频率合成器的设计与实现

基于相位噪声特性,对数字锁相式频率合成器进行了研究和分析。在对比传统单环锁相技术的基础上,介绍了一种双环技术的X波段低相噪锁相式频率合成器。在满足小频率步进、低杂散的情况下,设计所得到的X波段频率合成器其绝对相位噪声≤-100 dBc/Hz@1 kHz。     

低相噪毫米波源的研制

介绍了一种毫米波低相噪源的设计方法,采用PDRO和倍频电路方案,对本微波源的相位噪声和频率稳定度进行了分析,并简要介绍了PDRO的设计,对研制成的实物进行了测试,达到了设计要求的指标。该毫米波源的相位噪声≤-95dBc/Hz@10kHz,频率稳定度Δfout/fout≤1×10-8,杂波抑制比rs≤-75dBc。该毫米波源具有相位噪声低、体积小、Q值高、频率温度稳定性好等优点,具有广阔的应用前景。     

基于DDS 与PLL 的C 波段宽带线性扫频源

利用直接数字频率合成(DDS)和锁相环(PLL)技术相结合的混合频率合成方案,研制了一种C波段宽带、高频率分辨率、快速线性扫频的频率源。为了给PLL 提供低相位噪声的宽带扫频参考信号,选用ADI 的DDS芯片AD9914,并利用阶跃恢复二极管(SRD)高次倍频电路结合二倍频器产生高达3400 MHz 的时钟信号。通过上位机配置AD9914 内部频率调谐字和数字斜坡发生器,产生512.5-987.5MHz 的扫频参考信号,其频率分辨率可精细到赫兹量级。选用低附加噪声的鉴相器和宽带VCO 芯片设计C 波段锁相源,在宽带工作频率范围内对DDS 扫频信号进行快速跟踪,并有效抑制杂散信号。实测结果表明,该扫频源工作频率为4. 1- 7. 9 GHz,在频率分辨率配置为0. 38 MHz 时,单向扫频周期为1 ms,扫频线性度为1. 58×10-6 。单频点输出时相位噪声优于-114 dBc/ Hz@ 10 kHz和-119 dBc/ Hz@ 100 kHz,杂散抑制优于69 dBc。     

C波段微波低相位噪声介质振荡源

介绍了微波低相位噪声介质振荡器的设计方法。就影响介质振荡器相位噪声的因素进行了讨论,从谐振回路有载Q值、有源器件、增益压缩量、电路模式等几个方面提出了降低相位噪声的方法,并给出了一个C波段微波低相噪振荡器的设计实例。测试结果表明:该振荡器工作频率3 900 MH z,输出功率大于10 dBm,相位噪声达到-102 dB c/H z@1 kH z;-128 dB c/H z@10 kH z。     

ZnO掺杂对PNN-PZT陶瓷结构及压电性能的影响

通过传统的固相烧结法制备了Pb(Ni_(1/3)Nb_(2/3))_(0.5)(ZraTib)_(0.5)O_3+x%ZnO(PNN-PZT+x%ZnO,质量分数x=0.2,0.4,0.6,0.8)压电陶瓷,该文研究了不同ZnO含量对PNN-PZT压电陶瓷的微观形貌、相结构及压电性能的影响。通过X线(XRD)表明,过量的ZnO加入使压电陶瓷出现焦绿石相;通过扫描电镜(SEM)分析表明,当x>0.4时,ZnO的加入由于烧结温度的降低,晶界不明显。实验表明,烧结温度为1 190℃保温2h,ZnO的掺杂量x=0.4时,压电材料的综合性能最好:介电常数εr=5 596,介电损耗tanδ=2.12%,压电常数d33=534pC/N,机械耦合系数kp=0.53。     

X波段低相噪频率综合器设计

介绍了一种X波段低相噪频率综合器的实现方法。采用混频环与模拟高次倍频相结合的技术,实现X波段跳频信号的产生。采用该技术实现的频率综合器杂散抑制可达-68 d Bc,相噪优于-99 d Bc/Hz@1 k Hz,-104 d Bc/Hz@10 k Hz,-106 d Bc/Hz@100 k Hz。重点论述了所采用的低相噪阶跃倍频的关键技术,详细分析了重要指标及其实现方法,实测结果证明采用该方法可实现给定指标下的X波段低相噪频率综合器。     

一种超低相噪参考源的设计与实现

本文设计并实现了超低相位噪声参考源.分析了锁相频率合成相位噪声的影响因素,提出了一种采用梳谱发生器合成宽带、大步进、超低噪声参考源的频率合成方案.实验测试结果:频率覆盖范围3~6GHz,频率步进75MHz,3.1125GHz时,10kHz频偏处的相位噪声约为-130dBc/Hz,具有较高的工程实用价值.     

一种VHF频段具有抗振性能的晶体振荡器的设计

描述了一个100.0 MHz的石英晶体振荡器的设计和性能,提出了一种在振动条件下获得较好相位噪声性能的方法。测试结果表明:在静止状态下,晶体振荡器的相位噪声为:-143.0 dBc/Hz@1 kHz,-156.8 dBc/Hz@10 kHz;在任一方向的随机振动条件下,晶体振荡器的相位噪声优于-137.4 dBC/Hz@1 kHz,-150.9 dBC/Hz@10 kHz。     

CPT铷原子钟锁相环频率合成器设计和分析

基于CPT(相干布局囚禁)87铷原子钟设计出输出频率为3417 MHz的锁相环频率合成器,通过ADIsimPLL仿真出最佳环路带宽,环路滤波器参数以及相位噪声等,并通过STM32对锁相环芯片进行控制。对频率合成器进行了测试,电路尺寸为40 mm×40 mm,输出信号功率范围为-4 dBm^+5 dBm可调,输出信号噪声满足要求-88.65 dBc/Hz@1 kHz,-92.31 dBc/Hz@10 kHz,-104.63 dBc/Hz@100 kHz,杂散和谐波得到抑制,设计的频率合成器能很好的应用于原子钟的射频信号源。     

一种超宽带超低相位噪声频率综合器

为了解决直接频率合成方法频带拓展困难和锁相频率合成方法相位噪声附加恶化严重的问题,设计了一种联合直接模拟频率合成和锁相频率合成的混频锁相频率综合器.该频率综合器采用梳谱发生器激励超低相位噪声的偏移信号后,再将该信号插入锁相环进行环内混频,降低鉴相器的倍频次数进而优化输出信号的相位噪声,同时解决了超宽带混频锁相环的错锁问...     

系统级封装的S频段射频收发模块研制

研制了一种小体积的S频段射频收发系统级封装( SIP)模块,内部集成了基于多种工艺的器件。模块接收通道一次变频,发射通道二次变频,内部集成中频和射频本振信号源。模块采用双腔结构,不同腔体之间通过绝缘子进行垂直互连,大大减小了模块体积,模块体积为40 mm×40 mm×10 mm。模块采用正向设计,其主要指标的测试结果为：接收通道动态范围-100~-40 dBm,输出信号0~2 dBm,噪声系数小于等于2.8 dB,带外抑制大于等于50 dBc;发射通道输出信号大于等于2 dBm,二次、三次谐波抑制大于等于60 dBc,杂波抑制大于等于55 dBc,相位噪声在1 kHz和10 kHz处分别小于等于-82 dBc/Hz和-91 dBc/Hz。实测结果与仿真结果基本一致。