斜埋氧SOI LDMOS高压器件新结构

为了提高基于绝缘体上的硅(SOI)技术实现的横向扩散金属氧化物半导体器件(SOI LDMOS)的击穿电压,提出了斜埋氧SOI LDMOS(S SOI LDMOS)耐压新结构。当器件关断时,倾斜的埋氧层束缚了大量的空穴,在埋氧层上界面引入了高密度的正电荷,大大增强了埋氧层中的电场,从而提高了纵向耐压。另外,埋氧层的倾斜使器件漂移区厚度从源到漏线性增加,这就等效于漂移区采用了线性变掺杂,通过优化埋氧层倾斜度,可获得一个理想的表面电场分布,提高了器件的横向耐压。对器件耐压机理进行了理论分析与数值仿真,结果表明新结构在埋氧层厚度为1μm、漂移区长度为40μm时,即可获得600 V以上的击穿电压,其耐压比常规结构提高了3倍多。     

新型的功率器件--射频LDMOS

射频LDMOS功率器件与普通双极型功率器件相比,结构合理、增益高、热稳定性好、性价比高,广泛应用于通信、广播、航空、军事电子等领域。文中对射频LDMOS功率器件的发展趋势、应用前景及主要性能作了较详细的分析,通过实验得出结论,LDMOS功率器件可用于固态发射机中。     

新型薄膜SOI高压MOSFET的研制

研制了两种薄膜SOI高压MOSFET,一种是一般结构,另一种是新的双漂移区结构.两者的栅宽均为760μm,有源区面积为8.58×10-2mm2,测试表明其击穿电压分别为17V和26V,导通电阻分别为80Ω和65Ω.     

新型薄膜SOI高压MOSFET的研制

研制了两种薄膜SOI高压MOSFET,一种是一般结构,另一种是新的双漂移区结构.两者的栅宽均为76 0μm,有源区面积为8.5 8×10 - 2 m m2 ,测试表明其击穿电压分别为17V和2 6 V,导通电阻分别为80Ω和6 5Ω.     

界面电荷耐压模型:SOI高压器件纵向耐压新理论

基于求解二维Po isson方程,分析了具有埋氧层界面电荷的SO I结构纵向击穿特性,提出了界面电荷耐压模型。该模型通过埋氧层界面电荷来调制硅层和埋氧层电场,获得极高击穿电压。进一步提出临界界面电荷面密度概念,给出其工程化应用的近似公式。并对文献中的不同结构SO I器件的纵向耐压进行计算。解析结果和试验结果或M ED IC I仿真结果吻合良好。     

基于RIE技术的倾斜表面SOI功率器件制备技术

对一种具有倾斜表面漂移区SOI LDMOS的制造方法进行了研究,提出了多窗口反应离子刻蚀法来形成倾斜表面漂移区的新技术,建立了倾斜表面轮廓函数的数学模型,TCAD工具的2D工艺仿真证实了该技术的可行性,最终优化设计出了倾斜表面漂移区长度为15μm的SOI LDMOS.数值仿真结果表明,其最优结构的击穿电压可达350 V...     

变漂移区厚度SOI横向高压器件的优化设计

提出了一种耐压技术——横向变厚度VLT技术,以及基于此技术的一种高压器件结构——变厚度漂移区SOI横向高压器件,借助二维器件仿真器MEDICI,深入研究了该结构的耐压机理。结果表明,变厚度漂移区结构不但可以使横向击穿电压提高20%,纵向击穿电压提高10%,而且可以使漂移区掺杂浓度提高150%～200%,从而降低漂移区电阻,使器件优值提高40%以上。进一步研究表明,对于所研究的结构,采用一阶或二阶阶梯作为线性漂移区的近似,可以降低制造成本,并且不会导致器件性能的下降。     

多晶硅双栅全耗尽SOI CMOS器件与电路

对多晶硅双栅全耗尽SO I CM O S工艺进行了研究,开发出了1.2μm多晶硅双栅全耗尽SO I CM O S器件及电路工艺,获得了性能良好的器件和电路。NM O S和PM O S的阈值电压绝对值比较接近,且关态漏电流很小,NM O S和PM O S的驱动电流分别为275μA/μm和135μA/μm,NM O S和PM O S的峰值跨导分别为136.85 m S/mm和81.7 m S/mm。在工作电压为3 V时,1.2μm栅长的101级环振的单级延迟仅为66 ps。     

SOI CMOS器件研究

利用0．35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术（SOI）互补金属氧化物半导体（FD SOI CMOS）器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源／漏（LDD）结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效应（SCE）和漏感应势垒降低效应（DIBL）;突起的源漏区增加了源漏区的厚度并减小源漏区的串联电阻,增强了器件的电流驱动能力。设计了101级环形振荡器电路,并对该电路进行测试与分析。根据在3V工作电压下环形振荡器电路的振荡波形图,计算出其单级门延迟时间为45ps,远小于体硅CMOS的单级门延迟时间。     

50～75 MHz 1200 W脉冲功率LDMOS器件的研制

分析了工作于甚高频(VHF)频段的千瓦级横向扩散金属氧化物半导体(LDMOS)器件的输出功率、漏极效率及功率增益等关键参数在设计时应考虑的因素,在此基础上,采用0.8 μm LDMOS工艺成功研制了一款工作于VHF频段的脉冲大功率硅LDMOS场效应晶体管(LDMOSFET).设计了用于50～ 75 MHz频带的宽带匹配电路.研制的器件击穿电压为130 V.在工作电压为50 V,工作脉宽为1 ms,占空比为30％的工作条件下测试得到,器件的带内输出功率大于1 200 W,功率增益大于20 dB,漏极效率大于65％,抗驻波比大于10∶1.     

漂移区纵向线性掺杂的SOI高压器件研究

随着SOI层厚度的变化,当SOI层的厚度为2μm时,SOI LDMOS器件具有一个最佳的击穿电压.如果漂移区纵向的杂质浓度为线性分布,那么它的纵向电场就会为一个常数,击穿电压会达到最大值,而这种杂质浓度线性分布的漂移区可以通过热扩散得到.采用这种方法制得的SOI LDMOS的纵向击穿电压提高了43%,导通电阻降低了24%,这是因为它的表面浓度更高.     

A High Breakdown Voltage Thin SOI Device with a Vertically Linearly Graded Concentration Drift Region

随着SOI层厚度的变化,当SOI层的厚度为2μm时,SOI LDMOS器件具有一个最佳的击穿电压.如果漂移区纵向的杂质浓度为线性分布,那么它的纵向电场就会为一个常数,击穿电压会达到最大值,而这种杂质浓度线性分布的漂移区可以通过热扩散得到.采用这种方法制得的SOI LDMOS的纵向击穿电压提高了43%,导通电阻降低了24%,这是因为它的表面浓度更高.     

具有改进的场氧结构和双场板的680V薄膜SOI LDMOS

本文通过仿真和实验研究了一种具有改进的场氧结构和双场板的680V薄膜SOI LDMOS器件。新场氧结构通过“氧化-刻蚀-再氧化”过程形成,该结构所需的总氧化时间较短,且场氧表面与顶层硅几乎平齐。通过在场氧上扩展多晶硅,以及在介质层上形成长的金属场板来达到改善开态电阻的目的。通过设计最优化的漂移区注入掩膜板来实现漂移区线性掺杂分布从而获得均一的横向电场。采用与CMOS工艺兼容的工艺,在具有1.5微米的顶层硅和3微米的埋氧层的注氧键合SOI上成功制备LDMOS器件。测试结果显示,该器件反向击穿电压达680V,开态电阻为8.2ohm.mm2.     

SOI LDMOS晶体管耐压结构的研究

SOI技术已经成功的应用到功率集成电路中,而击穿电压是功率器件一个重要的参数.本文对SOI LDMOS的击穿电压进行了分析,介绍了目前国内外几种典型的提高击穿电压的结构,较为详细的分析了RESURF原理的应用.     

漂移区为线性掺杂的高压薄膜SOI器件的研制

给出了漂移区为线性掺杂的高压薄膜SOI器件的设计原理和方法.在Si膜厚度为0.15μm、隐埋氧化层厚度为2μm的SOI硅片上进行了LDMOS晶体管的制作.首次对薄膜SOI功率器件的击穿电压与线性掺杂漂移区的杂质浓度梯度的关系进行了实验研究.通过对漂移区掺杂剂量的优化,所制成的漂移区长度为50μm的LDMOS晶体管呈现了高达612V的击穿电压.     

H型栅SOIMOS作为静电保护器件的维持电压的研究(英文)

对绝缘体上硅工艺来说,静电保护可靠性是一个关键且具有挑战性的问题。着重于研究H型栅SOIMOS的维持电压,通过实验发现此器件的维持电压与栅宽紧密联系。结合TCAD仿真解释了器件的工作机理,通过建立集约模型并由HSPICE仿真,揭示了体电阻与维持电压之间的关系。     

用于200V电平位移电路的薄层SOI高压LDMOS

文章基于1.5μm厚顶层硅SOI材料,设计了用于200 V电平位移电路的高压LDMOS,包括薄栅氧nLDMOS和厚栅氧pLDMOS。薄栅氧nLDMOS和厚栅氧pLDMOS都采用多阶场板以提高器件耐压,厚栅氧pLDMOS采用场注技术形成源端补充注入,避免了器件发生背栅穿通。文中分析了漂移区长度、注入剂量和场板对器件耐压的影响。实验表明,薄栅氧nLDMOS和厚栅氧pLDMOS耐压分别达到344 V和340 V。采用文中设计的高压器件,成功研制出200 V高压电平位移电路。     

Super-High Breakdown Voltage (>1200V) SOI LDMOS with A Buried P-type Layer and A Thin BOX

为探索在薄埋氧层SOI衬底上实现超高耐压LDMOS的途径,提出了一种具有P埋层（BPL）的薄埋氧层SOI LDMOS结构,耐压1200V以上。该BPL SOI LDMOS在传统SOI LDMOS的埋氧层和N型漂移区之间引入了一个P型埋层。当器件正向截止时,N型漂移区与P埋层之间的反偏PN结将承担器件的绝大部分纵向压降。采用2维数值仿真工具Silvaco TCAD对BPL SOI LDMOS进行虚拟制造和器件仿真,结果表明该结构采用适当的参数既能实现1280V的耐压,将BOX层减薄到几百纳米以下又可以改善其热特性。     

基于薄埋氧层及三顶层硅的SOI高压LDMOS研究

详细研究了一种基于薄埋氧层及三层顶层硅衬底(Triple-Layer Top Silicon,TLTS)的SOI高压LDMOS器件。该结构在SOI介质层上界面的顶层硅内引入一高浓度n⁺层,当器件处于反向阻断状态时,高浓度n⁺区部分耗尽,漏端界面处已耗尽n⁺层内的高浓度电离施主正电荷可增强介质层电场,所产生的附加电场将调制漂移区内的电场,防止器件在漏端界面处被提前击穿,从而可在较薄的埋氧层(BOX)上获得较高耐压。在0.4 μm BOX上获得了624 V的耐压。与几种SOI器件相比,所提出的TLTS LDMOS器件具有较高优值(FOM)。