微波GaAs功率芯片的低空洞率真空焊接技术研究

文章选用80Au20Sn焊料对微波GaAs功率芯片的焊接技术进行了较为系统深入的研究,通过对共晶焊接设备与真空烧结设备分别对焊接时气体保护、焊片大小、真空工艺过程的施加和夹具设计等因素进行了试验分析。结果表明,以上参数对微波GaAs功率芯片焊接均有显著的影响,在保护气体流量为1.5L·min^-1的氮气保护下,通过施加适当的夹具静压力和金锡焊料熔化时的抽真空应用,AuSn焊料能够充分和快速润湿,实现较高的焊接质量。X射线检测结果表明,微波GaAs功率芯片焊接具有较低的空洞率,焊透率高达90％以上,焊接过程主要通过夹具装配完成,人为影响因素少,成品率高。     

高功率二极管激光器Au80Sn20焊料焊接实验研究

半导体激光器封装工艺过程对于激光器的输出特性、寿命等性能有重要影响,其中焊料的选择和焊接工艺是最关键的因素。本文采用磁控溅射的方法,在 WCu 热沉上制备了Au80Sn20合金焊料,取代了传统的In焊料,并对焊接工艺进行了改进。国外沉积的和我们制备的Au80Sn20合金焊料焊接DL芯片后的性能参数很接近。充分说明双靶分层溅射镀膜可以实现二极管激光器的封装要求,从而为优化半导体激光器制备工艺和提高半导体激光器的性能奠定基础。     

薄膜基板芯片共晶焊技术研究

共晶焊是微电子组装技术中的一种重要焊接工艺,在混合集成电路中得到了越来越多的应用。文中简要介绍了共晶焊接的原理,分析了影响薄膜基板与芯片共晶焊的各种因素,并且选用Ti/Ni/Au膜系和AuSn焊料,利用工装夹具在真空环境下通入氮、氢保护气体的方法进行薄膜基板芯片共晶焊技术的研究。     

真空共晶设备的改进对共晶焊接质量的影响

共晶焊接质量对芯片的可靠性及寿命影响很大。在这方面,通过改进后的真空共晶设备比改进前更具有优势。分析了真空环境对共晶焊接的影响,在原有设备增加了分子泵的情况下,实现无空洞焊接。对甲酸气体保护下的In焊料焊接进行了分析,并结合实际经验给出合理的工艺曲线,证实了在真空室加入甲酸气体的保护下,可以把In焊料表面的氧化层去除,使焊料在浸润性方面具有明显的优势。     

微波功率芯片真空焊接工艺研究

使用真空焊接技术焊接微波功率芯片可以降低焊接空洞率和提高焊接可靠性。微波功率芯片由于其表面存在空气桥,增加了焊接夹具的设计与制作难度,同时也增加了生产过程中的操作难度,因而研究微波芯片的真空焊接很有意义。阐述了采用金锡共晶焊料真空焊接微波功率芯片的相关问题,重点介绍了真空焊接原理和真空焊接工艺设计,根据实验结果总结和分析了影响焊接质量的因素。     

共晶焊料焊接的孔隙率研究

大功率或高功率密度的高可靠集成电路等通常采用合金焊料焊接芯片,以降低封装热阻和提高芯片焊接的可靠性。合金焊料焊接方式主要有真空烧结、保护气氛下静压烧结、共晶摩擦焊等。不同焊接工艺有其不同的适应性和焊接可靠性。文章以高可靠封装常用金基焊料的共晶焊接为例,探讨在相同封装结构、不同共晶焊接工艺下焊接层孔隙率,以及相同工艺设备、工艺条件下随芯片尺寸增大孔隙率的变化趋势。研究结果表明:金-硅共晶摩擦焊工艺的孔隙率低于金-锡真空烧结工艺和金-锡保护气氛静压烧结;同一焊接工艺,随着芯片尺寸变大,其孔隙率变化不显著,但单个空洞的尺寸有明显增大趋势。     

薄膜基板芯片共晶焊技术研究

共晶焊是微电子组装技术中的一种重要焊接工艺,在混合集成电路中得到了越来越多的应用。文章简要介绍了共晶焊接的原理,分析了影响薄膜基板与芯片共晶焊的各种因素,并且选用Ti/Ni/Au膜系和AuSn焊料,利用工装夹具在真空环境下通入氮、氢保护气体的方法进行薄膜基板芯片共晶焊技术的研究。试验证明:焊接基板金属化Au层厚度1.5μm,焊接压力为2kPa,焊接温度330℃,时间30s可有效地使空洞面积控制在10%以下。并在150℃高温贮存以及-65℃~150℃温度循环后对共晶焊接样品的剪切强度和接触电阻进行了试验。在可靠性试验后,样品的剪切强度满足GJB548B-2005的要求,接触电阻变化率小于5%。     

键合材料对GaAs/GaAlAs双异质结激光器和发光管串联电阻和热阻的影响

本文就双异质结激光器和双异质结发光二极管的三种焊料(In、InSn、Ausn)对其器件的串联电阻(Rs)、热阻(RT)的影响作了初步的探索研究。从实验结果获得AuSn焊料所焊接的器件的串联电阻最低可降到0.25Ω·cm,一般平均值都在0.4Ω·cm左右,比Insn合金焊料所焊接的器件的串联电阻约低13.3%,比纯In所焊接的器件的串联电阻约低60%左右。而Insn的热阻约为46℃/w,比纯In焊料所焊接的器件的热阻约低三分之一。从降低半导体光电器件的串联电阻和热阻的大小以及器件的热稳定性和可靠性观点出发,预示AuSn合金材料将是一种有前途的GaAs光电器件的键合材料。另外,本文分析影响半导体光电器件的串联电阻和热阻的主要因素是:在进行键合时,环境气氛、焊接温度高低,时间长短以及键合材料的选择等有关。其次就是器件在键合过程中,由于工作条件不完善(如未进行氮气保护或不是在真空中焊接)而引起焊料的氧化以及形成金属间化合物等问题,只要妥善地解决了以上两个问题,对于半导体光电器件的焊接来说,将会得到理想的高可靠性的器件。     

半导体激光器的主要失效机理及其与芯片烧结工艺的相关性

分析了GaAs/CaAlAs高功率半导体激光器的暗线缺陷，腔面损伤退化和电极退化等主要失效机理及主要失效模式。通过样品老化试验，从微观物理角度分析了光功率输出下降与芯片烧结工艺相关性，明确了烧结焊料引起PN结短路，烧结空隙，焊料沾污等是导致半导体激光器退化的一个主要因素。     

半导体激光器焊接的热分析

为了解决大功率半导体激光器的散热问题,利用有限元软件ANSYS,采用稳态热模拟方法,分析了半导体激光器内部的温度分布情况,对比分析了In、SnPb、AuSn几种不同焊料烧结激光器管芯对激光器热阻的影响。由模拟结果可见,焊料的厚度和热导率对激光器热阻影响很大,在保证浸润性和可靠性的前提下,应尽量减薄焊料厚度。另外,采用高导热率的热沉材料和减薄热沉厚度可有效降低激光器热阻。在这几种焊接方法中,采用In焊料Cu热沉焊接的激光器总热阻最小,是减小激光器热阻的最佳选择。通过光谱法测出了激光器热阻,验证了模拟结果,为优化激光器的封装设计提供了参考依据。     

芯片真空金锡共晶焊接中的气压控制

真空共晶焊接是用真空共晶炉实现芯片与载体互连的一种重要的焊接工艺。对于需要共晶的芯片,其与载体间共晶焊接的空洞率会直接影响到芯片工作时的散热及其输出功率。重点针对无工装施加压力条件下真空共晶炉内抽真空、加压、泄压等工艺展开试验研究,分析不同的炉内气压与空洞率之间的关系。试验结果表明,在焊料熔化形成空洞时增加气压、在焊料凝固后排气降压,对降低焊接空洞率有明显改善。     

真空共晶焊接金属电极片变色问题改善工艺研究

多芯片组装共晶焊接技术是在芯片的端部和金属电极片之间添加焊料,在合适的温度、时间、真空度以及气氛下实现两表面的共晶物熔合,具有低空洞率、焊接强度高等优点.封闭的炉腔内焊料中的挥发物和氧气会造成金属电极片变色,且无法利用清洗剂去除.通过对炉腔内气氛、真空度等工艺进行试验研究,分析不同的真空度与金属电极片变色之间的关系.试...     

覆Ag层对用于LD封装的In焊料性能的影响

In焊料由于其优越的可塑性以及优良的导电、导热特性,被广泛用于半导体激光器(LD)的封装。但是In焊料遇空气易氧化,尤其在焊接加热的过程中,氧化现象更加明显,因此一般当天制备当天使用。为防止氧化,可以在In焊料表面镀一层Ag或Au作为保护层,因为Ag成本较Au低,可作为首选的保护层。关于In-Ag合金性能的研究已有过相关报道,但关于In-Ag合金的表面形貌及Ag层厚度对内部In的影响的报道还很少。文章通过扫描电子显微镜、XRD对不同样品进行了表面和成分的分析,得到了关于Ag对内部焊料的影响以及不同冷却速率下焊料的表面形貌。     

ZHS-50真空焊接设备的控制系统

为航空、航天开发的新品真空焊接设备是一小型、高精度的机电一体化设备,采用触摸集成电控系统,取代传统按钮控制。该设备结构紧凑、性能稳定、安全可靠、自动化程度高,主要用于低温控制状态下的真空（气氛保护）焊接,广泛应用于各种电子元器件芯片组装及封装工艺中,如MCM技术中的LTCC基板,芯片与衬底的真空（气氛保护）钎焊（烧结）,该设备可以在真空定值状态下进行手工焊接和工艺自动焊接。     

大功率半导体激光器贴片层空洞热效应影响

随着输出功率、转换效率、可靠性和制造工艺的提高以及成本的降低,大功率半导体激光器越来越广泛地应用于许多新的领域。大部分商业化销售的半导体激光器阵列/巴条是用铟作为焊料封装的。然而,在半导体激光器封装过程中不可避免地会在贴片层形成一些小空洞,这些小空洞在铟的电迁移和电热迁移作用下逐渐变大,这将导致芯片贴片层形成大量的空洞,造成芯片局部温度迅速上升。针对808 nm连续波40 W传导制冷单巴条半导体激光器阵列,系统地分析了半导体激光器贴片层空洞对发光点温度的影响以及贴片层内不同位置不同尺寸的空洞对发光点温升的影响,得到了发光点温升与空洞尺寸间的关系曲线。提出了利用空洞与发光点温度的关系及空间光谱来估算贴片层的空洞分布的方法,并将估算结果与实验测得的贴片层扫描声学显微图像进行了对比。     

真空烧结与隧道炉烧结工艺的应用比较

摘要：针对功率芯片组装热阻小、可靠性高的技术要求,通过试验和生产验证,将真空烧结工艺与隧道烧结炉工艺进行对比,证明真空烧结工艺可以解决生产中存在的空洞较多和热阻较大的质量问题。     

半导体AuSn焊料低温真空封装工艺研究

介绍了半导体金锡(AuSn)焊料焊接封装的影响因素:焊接气氛、镀金层、焊料,在低温真空焊接封装的基础上,重点探讨了AuSn焊料真空钎焊封装的影响因素、AuSn焊料本身的组分比及其浸润性等对焊接封装的影响、AuSn焊料真空焊接封装炉温曲线设置及焊接温度和时间的正交实验、AuSn焊料真空焊接封装中真空度的影响因素、真空度对...     

超大面积芯片烧结技术研究

随着半导体大功率器件的发展,芯片的散热一直是制约功率器件发展的因素之一。而器件内部散热主要是通过芯片背面向外传导,芯片焊接工艺是直接影响器件散热好坏的关键因素之一,合金焊料的一个显著优点就是其导热性能好,因此在散热要求高的大功率器件中使用较为广泛(如Au80Sn20、Au99.4Sb0.6等),但由于合金焊料烧结后会产生较大的残余应力,在尺寸大于8 mm×8 mm的芯片上,烧结工艺应用较少。文章针对11.5 mm×11.5 mm超大面积芯片进行金锡合金烧结试验,经过对应力产生的原因进行分析,从材料、封装工艺等方面采取措施来降低缓释应力,并对封装产品进行可靠性考核验证。试验结果表明,没有芯片存在裂纹、碎裂现象,产品通过了可靠性验证。     

A fluxless flip-chip bonding for VCSEL arrays using silver-coated indium solder bumps

Alloys of lead-tin system are the most common solder alloys used today. However, there are environmental and health issues concerning the toxicity of lead present in these lead-tin solder alloys. Also, the flux residue removal is mandatory and leads to environmental threats. More importantly, the use of flux may contaminate the optically active surface by organic residue leftover, and a conventional cleaning method may not be effective for optoelectronic assemblies. Therefore, it is necessary to look for fluxless soldering processes for soldering optoelectronic systems. In the present study, we have conducted low-temperature flip-chip bonding of vertical-cavity surface-emitting laser (VCSEL) arrays on a glass substrate that provides propagation paths of laser beams and also supports a polymeric waveguide. Considering both the die shear test and the spreading test, the appropriate bonding temperature and pressure using indium solder bump were found to be about 150/spl deg/C/500 gf. The fracture occured between the indium solder bump and the VCSEL chip pad during the die shear test. It is inferred that both the low bonding temperature and the oxide layer which is formed on the surface of the indium solder prevented the bump from interacting with the chip pad. We expect the thin silver layer coating on the indium bump to protect the inner indium solder from oxidation and to decrease the melting temperature of the indium solder. Thus, we try coating a thin silver layer onto the indium surface. An eutectic reaction occurs at 97 wt.% of In with an eutectic point of 144/spl deg/C and the outer silver layer interacts with indium to form a AgIn/sub 2/ compound layer due to the high interdiffusion coefficient. As a result, the thin silver layer coated on the solder bump is very effective to enhance the adhesion strength between the indium bump and the VCSEL chip pads by decreasing the melting temperature of the indium solder bump locally.