10位双极数模转换器的电离辐射效应

研究了国产互补双极工艺生产的数模转换器(D/A转换器)在不同偏置和不同剂量率条件下的电离辐射效应及退火特性。研究结果表明:D/A转换器对偏置条件和辐照剂量率都很敏感。大剂量率辐照时,电路功能正常,各功能参数变化较小;而在低剂量率辐照情况下,各参数变化显著,超出器件允许范围,器件功能失效。因此,D/A转换器表现出明显的低剂量率辐射损伤增强效应(ELDRS)。零偏时,D/A转换器功能参数损伤变化更加严重。最后,结合边缘电场效应和空间电荷模型对这种不同偏置和剂量率条件下的损伤机理进行了初步的探讨。     

GaAs集成电路辐照效应试验研究

GaAs集成电路因其良好的电性能和抗辐射能力,广泛应用于各领域,尤其是航天航空方面.电路的抗辐射能力与设计和工艺密切相关,因此对3 bit GaAs加权相加电路进行了全面的辐照效应试验技术研究,主要对该电路进行中子、γ总剂量和γ剂量率辐照试验研究,对GaAs集成电路的耐辐照性进行了探讨,为建立中等规模耐辐射GaAs IC的电路设计、工艺制造和测试技术平台奠定了基础.     

ADI公司最新推出最小封装16 bit DAC

美国模拟器件公司A D I)近日发布了首款采用3mm×3mm10引脚LFCSP(引脚架构芯片级封装)超小型封装的16bit四数模转换器(DAC),从而满足了工业和通信设计尺寸不断减小的需求——这项技术开发将节省高达70%以上的印制电路板面积(PCB)。新的16bit四DAC是发布的8款双DAC和四DAC其中一     

抗辐射数字电路加固技术研究

文章对电路抗辐射的机理进行了研究,提出了几种提高数字电路抗辐射能力的方法:通过工艺控制减小辐射后的背栅阈值电压漂移,通过版图增加体接触、采用环型栅等结构提高单元的抗辐射能力,通过对电路关键节点的加固提高整体电路的抗辐射能力。为了验证加固方法的可靠性,设计了一款电路进行抗总剂量、抗瞬态剂量率、抗中子辐射、抗单粒子辐射等多种试验。通过辐照试验结果可以看到,采用抗辐照方法设计的电路具有较强的抗辐照能力,为今后抗辐照电路的研制和开发奠定了坚实的基础。     

CNTFET器件及电路辐射效应研究进展

简述了碳纳米管场效应晶体管(CNTFET)中作为沟道材料的碳纳米管的基本辐射效应原理及其在抗辐射领域的优势,总结了近年来CNTFET在辐射效应机理和加固领域的研究进展。介绍了不同辐射条件在碳纳米管材料和不同结构的CNTFET中诱发的位移损伤效应机理,重点介绍了电介质是影响器件总剂量效应的主要因素,辐射环境也是影响器件辐照后性能变化的重要因素,并针对这两点总结了加固方法及器件和电路的设计,对国内外研究中不同结构的电路的抗辐射能力进行评述。最后介绍了器件受单粒子效应影响的机理,对比了碳基晶体管器件和硅基晶体管器件的抗辐射能力,并展望了CNTFET及其电路的未来太空应用发展。     

抗总剂量Boost型 DC-DC转换器设计

采用设计加固方法,基于标准商业0.35微米CMOS工艺,设计了抗总剂量Boost型 DC-DC转换器芯片。从系统设计角度出发,综合采用了同步整流、高开关频率、自适应动态斜坡补偿等技术提高DC-DC转换器性能和抗辐照能力;分别从电路级和器件级对转换器进行了加固设计。考虑DC-DC转换器总剂量效应,电路级加固分别从模拟电路加固和数字电路加固着手;提高环路稳定裕度,有效的提高转换器反馈环路的抗总剂量能力。为有效的降低场区辐射寄生漏电,器件级采取的加固措施是转换器的控制部分MOS管采用H栅实现,输出功率MOS管采用环形栅实现。辐照实验结果表明,设计的抗总剂量Boost型 DC-DC转换器在总剂量超过120 krad (Si )后才出现功能失效,而非加固的电路在总剂量超过80 krad (Si )后才出现功能失效;加固电路的辐照后电流明显小于非加固电路;加固电路的辐照后效率也高于非加固电路。     

砷化镓8Bit ADC电路的抗辐射设计和辐照试验研究

砷化镓模数转换器(ADC)具有良好的电性能和耐辐照能力,广泛应用于各种领域,尤其是航空航天领域.电路的抗辐射能力与设计和工艺密切相关,在前期对电路进行辐照试验基础上,针对电路设计和工艺制造进行大规模集成电路的抗辐射研究,改进电路的设计和工艺制造技术,提高电路的抗辐射能力.本文主要对该电路的设计、工艺研究和γ总剂量辐照试...     

功率VDMOS器件低剂量率辐射损伤效应研究

研究了抗辐射加固功率VDMOS器件在不同偏置条件下的高/低剂量率辐射损伤效应,探讨了阈值电压、击穿电压、导通电阻等电参数在不同剂量率辐照时随累积剂量的变化关系.实验结果表明,此型号抗辐射加固功率VDMOS器件在高/低剂量率辐照后参数的漂移量相差不大,不具有低剂量率辐射损伤增强效应.认为可以用高剂量率辐照后高温退火的方法评估器件的总剂量辐射损伤.实验结果为该型号抗辐射加固功率VDMOS器件在航空、航天等特殊领域的应用提供了技术支持.     

CMOS图像传感器辐照损伤效应仿真模拟研究进展

CMOS图像传感器(CIS)工作在空间辐射或核辐射环境中遭受的辐照损伤问题备受关注。对CIS辐照损伤效应进行仿真模拟研究有助于深入揭示辐照损伤机理,进而开展抗辐射加固设计,有效提升CIS抗辐照能力。文章通过梳理国内外开展CIS辐照损伤效应仿真模拟研究方面的进展情况,结合课题组已开展的电子元器件辐照效应仿真模拟和实验研究基础,从CIS器件建模、时序驱动电路建模、辐照损伤效应建模、仿真模拟结果校验等方面探讨了CIS辐照损伤效应的仿真模拟方法,分析总结了当前CIS辐照效应仿真模拟研究中亟待解决的关键技术问题。     

一种抗辐射加固功率器件--VDMNOSFET

采用Si3N4-SiO2双层栅介质及自对准重掺杂浅结P+区研制出了一种抗辐射加固功率器件--VDMNOSFET(垂直双扩散金属-氮化物-氧化物-半导体场效应晶体管).给出了该器件的电离辐射效应及瞬态大剂量辐射的实验数据,与常规VDMOSFET相比获得了良好的抗辐射性能.对研制的200V VDMNOSFET,在栅偏压+10V,γ总剂量为1Mrad(Si)时,其阈值电压仅漂移了-0.5V,跨导下降了10%.在γ瞬态剂量率达1×1012rad(Si)/s时,器件未发生烧毁失效.实验结果证明Si3N4-SiO2双层栅介质及自对准重掺杂浅结P+区显著地改善了功率MOS器件的抗电离辐射及抗辐射烧毁能力.     

Radiation effects in GaAs FET devices

The effects that space and nuclear radiation have on GaAs devices utilized for integrated circuit design are reviewed. The hardness capability of contemporary GaAs devices and logic circuits is presented in terms of four major nuclear and space radiation threat categories: total dose effects, dose rate effects, single particle phenomena, and neutron effects. The experimental test data and theoretical analyses presented demonstrate the tolerance of GaAs discrete JFETs and MESFETs and planar integrated circuits to fast neutron and ionizing radiation, under both transient and cumulative conditions.<>     

Compensation-circuit to improve radiation-hardness in GaAsdigital-circuits, based on X-ray studies

Earlier results have shown that GaAs devices do not exhibit appreciable degradation up to a radiation dose of nearly 10⁸ rad (GaAs). The results of this work suggest that GaAs devices and circuits are sensitive to radiation exposure at dose levels below 10⁸ rad(GaAs). Degradation was observed in E-MESFET and D-MESFET parameters and in circuit performance for devices which were designed and fabricated in a 1.2 μm GaAs process, when exposed to varying doses of 1.49 keV X-rays in the range 40-65 Mrad (GaAs). The degradation is attributed to the change in the properties of the MESFET channel region, caused by the transport of the atomic hydrogen from the passivation layer to the channel. A compensation circuit, based on the observed behavior of radiation effects on GaAs devices, has been designed to improve the radiation insensitivity of GaAs (E/D) based circuits under SPICE (Simulation Program with IC Emphasis) simulated conditions. Its usefulness is demonstrated through a DCFL inverter circuit up to nearly 10⁸ rad (GaAs) dose level. The results of this work can be used in the design of complex-function radiation-insensitive DCFL based circuits     

2Gbps GaAs单片4bit数模转换器的设计与实现

详述了单片超高速2G bps G aA s 4b it数模转换器(DAC)的设计、制造及测试。在南京电子器件研究所标准76 mm G aA s工艺线采用0.5μm全离子注入M ESFET工艺完成流片。芯入输入输出阻抗实现在片50Ω匹配。4 b it DAC的微分非线性(DN L)为±0.22最低有效位(LSB),积分非线性(IN L)为±0.45LSB,达到5.2 b it的转换精度。该单片电路提供差分互补输出,长周期输出特性无漂移。其最高转换速率可达2 G bps,建立时间小于250 ps,电路核心部分功耗为110 mW。     

Modeling of ionizing irradiation influence on Schottky-gate field-effect transistor

Mechanism of radiation effects in semiconductor (GaAs) is described. Analytic and numerical (equivalent circuit and quasi-hydrodynamic methods) models of ionizing irradiation influence on semiconductor devices are discussed. The GaAs microwave MESFET was selected as the investigation object. The combination of the quasi-hydrodynamic and equivalent circuits methods should provide a possibility to take into account all essential effects and at the same time to save the computation time in comparison with Monte Carlo method.     

一种抗辐射LVDS驱动电路IP设计

低压差分信号(Low Voltage Differential Signaling,LVDS)在航天通讯领域有着广泛的应用,为解决LVDS驱动器电路在宇宙辐射环境中的单粒子闩锁和总剂量问题,给出了低成本抗辐射解决方案,提出了一种改进结构的抗辐射加固技术,不仅解决了现有工艺下带隙基准电路的温漂问题,而且还可以利用设计的抗辐射单元库来满足抗辐射加固要求,简化了电路设计。基于0.18μm CMOS工艺模型库,利用Hspice进行仿真,该电路传输速率达到400 Mb/s,具有抗单粒子特性,满足航空航天领域对抗辐射LVDS驱动电路的使用要求。     

Transient radiation effects in microwave monolithic integrated circuits based on heterostructure field-effect transistors: Experiment and model

The results of experimental studies and simulations of transient radiation effects in microwave monolithic integrated circuits, based on heterostructure field-effect transistors, affected by the pulse ionizing radiation, are presented. The physical model, which adequately describes transient radiation effects in field-effect transistors in dose rate range up to 10¹² rad/s, is proposed. Based on the physical model, the equivalent electric circuit, taking into account the dominating ionization effects, intended for using in the computer-aided design (CAD), is constructed. The simulated ionizing responses of the microwave low-noise amplifier (LNA) MIC are in accordance with the experimental data.     

单片GaAs 3bit相位DAC的设计与实现

详细论述了用于数字射频存储器系统的单片超高速GaAs 3bit相位DAC的设计、制造及测试.在南京电子器件研究所标准75mm GaAs工艺线采用0.5μm全离子注入MESFET工艺完成流片.芯片输入输出阻抗实现在片50Ω匹配.测试结果表明,其工作带宽大于1.5GHz,相位精度小于4%,电路的码流翻转速率大于12Gbps.     

Rail to rail radiation hardened operational amplifier in standard CMOS technology with standard layout techniques

This work presents a rail-to-rail operational amplifier hardened by design against ionizing radiation at circuit level, using only standard layout techniques. Not changing transistor layout, for instance by using enclosed layout structures, allows design and simulation using the standard models provided by the foundry. The circuit was fabricated on a standard 0.35 μm CMOS process, and submitted to a total ionizing dose (TID) test campaign using a ⁶⁰Co radiation source, at a dose rate of 0.5 rad(Si)/s, reaching a final accumulated dose of 500 krad(Si). The circuit proved to be radiation tolerant for the tested accumulated dose. The design practices used to mitigate TID effects are presented and discussed in detail.     

基于130nm PD-SOI工艺存储单元电路的抗辐射加固设计

基于130 nm部分耗尽绝缘体上硅(SOI) CMOS工艺,设计并开发了一款标准单元库.研究了单粒子效应并对标准单元库中存储单元电路进行了抗单粒子辐射的加固设计.提出了一种基于三模冗余(TMR)的改进的抗辐射加固技术,可以同时验证非加固与加固单元的翻转情况并定位翻转单元位置.对双互锁存储单元(DICE)加固、非加固存储单元电路进行了性能及抗辐射能力的测试对比.测试结果显示,应用DICE加固的存储单元电路在99.8 MeV ·cm2 ·mg_1的线性能量转移(LET)阈值下未发生翻转,非加固存储单元电路在37.6 MeV·cm2·mg_1和99.8 MeV·cm2·mg_1两个LET阈值下测试均发生了翻转,试验中两个版本的基本单元均未发生闩锁.结果证明,基于SOI CMOS工艺的抗辐射加固设计(RHBD)可以显著提升存储单元电路的抗单粒子翻转能力.