1200V沟槽栅/平面栅场截止型IGBT短路耐量特性研究

研究了沟槽栅与平面栅结构1 200V/20A场截止(Field-stop)型(绝缘栅双极型晶体管)(IGBT)的短路耐量特性,从测试电路参数与器件本身的结构与工艺两方面对具有沟槽栅及平面栅结构的场截止型IGBT进行了探究,其中热耗散为引起击穿的主要原因。实际制作了沟槽栅-场截止型IGBT,采用优化的正面沟槽结构结合背面场截止薄片工艺,选择了合适的集电极-发射极间的饱和电流保证器件具有较低的导通压降的同时减少了焦耳热的产生,提升了芯片自身的抗短路能力(tsc>12μs),有利于沟槽栅IGBT应用的可靠性。     

电荷耦合内透明集电极IGBT设计与仿真北大核心CSCD

针对沟槽型绝缘栅双极型晶体管(IGBT)栅电容较大、开关速度较慢的问题,基于内透明集电极(ITC)技术,将电荷耦合(CC)的思想应用于槽栅IGBT中。采用仿真工具MEDICI对电荷耦合内透明集电极IGBT(CC-ITC-IGBT)的击穿特性、导通特性和开关特性等进行了仿真研究,重点研究了电荷耦合区掺杂浓度和局域载流子寿命控制区(LCLC)载流子寿命对器件性能的影响,并和普通的槽栅内透明集电极IGBT进行了对比。结果表明,在给定的参数范围内,新结构在快速关断区域折中特性曲线更好,在低导通压降区域,优势变得不太明显,因而电荷耦合内透明集电极IGBT更适合做快速关断型。     

一种具有低寿命区的阳极短路4H-SiC IGBT仿真研究

传统沟槽型4H-SiC IGBT中关断损耗较大,导通压降和关断损耗难以折中。针对此问题,文中提出了发射极区域含有低寿命区,同时集电区引入阶梯型集电极的LS-IGBT结构来降低器件的关断损耗。通过同时控制集电区注入的空穴载流子数量和P基区载流子的寿命,在基本维持器件击穿电压的前提下降低器件的关断损耗。使用Silvaco Atlas器件仿真工具对改进结构进行特性仿真分析,并与传统结构进行对比。仿真结果显示,在击穿电压一致的前提下,新结构的关断损耗提升了84.5 %,同时器件的导通压降降低了8.3 %,证明了设计思想的正确性。     

一种双发射极沟槽栅超结IGBT

本文对传统沟槽栅超结IGBT进行了改进,得到一种沟槽栅双发射极超结IGBT,本结构第一个发射极区域和传统IGBT结构一样能够发射电子、接收空穴,在p型柱顶部的第二个发射极区域能够起到空穴分流的作用,在有效地提高器件抑制闩锁的能力的同时,保持了超结IGBT器件的高击穿电压(BVoff)和低关断损耗(Eoss)。仿真显示在VGE=10V的条件下,改进结构的闩锁电流从15000A/cm2 提升至 28300A/cm2,器件的击穿电压为810V,在导通压降为1.2V的条件下,关断损耗为6.5 mJ/cm2。     

1700 V精细沟槽栅IGBT器件设计

为了改善绝缘栅双极型晶体管(IGBT)器件关断损耗和导通压降之间的折中关系,同时降低器件制造成本,基于1 700 V电压平台设计了一种采用精细沟槽栅结构的IGBT。采用TCAD软件进行仿真,研究衬底电阻率、衬底厚度、沟槽栅深度、沟槽栅宽度、载流子存储层注入剂量、沟槽栅元胞结构等因素对精细沟槽栅IGBT器件性能参数的影响,确定了最优工艺参数,并对1 700 V精细沟槽栅IGBT芯片进行流片和封装。测试结果显示,相比普通沟槽栅IGBT模块,1 700 V精细沟槽栅IGBT模块在芯片面积减小34.2%的情况下,关断损耗降低了8.6%,导通压降仅升高5.5%,器件性价比得到了优化。     

一种具有子沟槽结构的屏蔽栅MOSFET的研究北大核心CSCD

为了降低屏蔽栅沟槽型(SGT,Shield Gate Trench)MOSFET的导通电阻、提高器件的品质因数,通常使用增加屏蔽栅沟槽深度和密度的方法,但是在刻蚀高密度深沟槽时会使晶圆产生严重的翘曲现象。因此,提出一种100 V具有子沟槽(ST,Sub-Trench)的SGT(ST-SGT)器件结构。在相邻的主沟槽间插入子沟槽后,显著降低了器件栅极附近的电场峰值,避免栅氧化层出现过早击穿,同时较浅的子沟槽提升了外延层纵向电场分布的均匀性,改善了高密度深沟槽带来的晶圆翘曲问题。通过使用Sentaurus TCAD仿真软件,调节子沟槽深度和上层外延层电阻率两个重要参数,对ST-SGT进行优化设计。结果表明,当子沟槽深度为2.5μm、上层外延电阻率为0.23Ω·cm时,对应的ST-SGT的品质因数(FOM,Figure of Merit)最大,此时击穿电压为135.8 V,特征导通电阻为41.4 mΩ·mm^(2)。优化后的ST-SGT与传统SGT相比,其FOM提高了19.6%。     

浮空p柱结构的超结IGBT器件的设计

针对传统结构超结IGBT器件在大电流应用时的电导调制效应较弱,削弱了IGBT器件低饱和导通压降优点的问题,设计了p柱浮空的超结IGBT器件(FP-SJ-IGBT)。采用深槽刻蚀和回填工艺制备了p柱和p体区分离的超结IGBT器件。测试结果表明,该器件击穿电压高于660 V,在导通电流20 A时,其饱和导通压降为1.7 V,相比于传统超结IGBT器件更低,关断能量为0.23 mJ,远低于传统超结IGBT器件的3.3 mJ,较低的导通压降和关断能量使得FP-SJ-IGBT器件的电流密度可达449 A/cm²。此外,在400 V直流母线电压下,FP-SJ-IGBT器件具有不低于10μs的短路时间。     

逆导型沟槽FS IGBT的设计与实现

逆导型沟槽场终止绝缘栅双极型晶体管(RC Trench FS IGBT)是一种新型的功率半导体器件,具有成本低、体积小、可靠性高等优点.设计并实现了一款1200V逆导型沟槽FS IGBT.重点研究了逆导型绝缘栅门极晶体管(RC IGBT)特有的回扫现象,以及如何从结构设计上消除回扫现象,其次,对RC IGBT在不同的载流子寿命下,进行了开关特性、反向恢复特性的仿真.研究结果发现随着载流子寿命的降低,其开关时间、反向恢复特性都有一定程度的改善.依据器件的最优化设计进行了流片.测试结果验证了不同设计对电流回扫现象的影响,以及不同少子寿命下导通特性和反向恢复特性的变化规律,器件的性能得到优化.     

30 V沟槽MOSFET优化设计

借助半导体专业模拟软件Tsuprem-4 和Medici,模拟得到一组最佳的30 V 沟槽MOSFET结构和工艺参数;给出了特性模拟曲线.在此基础上,详细讨论了沟槽的宽度和深度变化对沟槽 MOSFET的阈值电压、击穿电压、漏电流及导通电阻等特性的影响.最后,根据模拟得到的最佳参数进行了流片实验.结果表明,所设计器件的击穿电压大于35 V,Vgs为10 V下的导通电阻为21 mΩ* mm2.     

硅基GaN超级结器件研究

提出采用硅基F-离子处理技术研制硅基GaN超级结高压器件,并建立了三维电荷器件模型。实验结果表明,当栅极电压偏置于-1.25~-0.25 V时,漂移区长度为10μm的新器件其峰值跨导g m(max)出现最大值约为390 mS/mm,且较为平缓。该器件导通电阻较低,比导通电阻为0.562 5 mΩ·cm2,仅为相同漂移区长度的常规增强型GaN高压器件比导通电阻率2.25 mΩ·cm2的25%。该器件击穿特性与漂移区长度呈较好的线性关系,并在漂移区长度为15μm时,击穿电压接近硅基GaN高压器件的理想击穿电压,约为657 V,比前者器件结构的击穿电压提高了约182 V。     

一种沟槽-场限环复合终端结构的设计

为了改善硅功率器件击穿电压性能以及改善IGBT电流的流动方向,提出了一种沟槽-场限环复合终端结构。分别在主结处引入浮空多晶硅沟槽,在场限环的左侧引入带介质的沟槽,沟槽右侧与场限环左侧横向扩展界面刚好交接。结果表明,这一结构改善了IGBT主结电流丝分布,将一部分电流路径改为纵向流动,改变了碰撞电离路径,在提高主结电势的同时也提高器件终端结构的可靠性;带介质槽的场限环结构进一步缩短了终端长度,其横纵耗尽比为3.79,较传统设计的场限环结构横纵耗尽比减少了1.48%,硅片利用率提高,进而减小芯片面积,节约制造成本。此方法在场限环终端设计中非常有效。     

The injection efficiency controlled IGBT

An IGBT structure in which the anode injection efficiency changes with current density, the injection efficiency controlled IGBT (EEC-IGBT), is proposed. The anode injection efficiency of the IEC-IGBT is controlled via a current sensor inherent in its structure. Anode injection efficiency is strongly enhanced at low device current density and significantly reduced at high device current density. This enables the device to have a low on-state voltage drop (V_on) and superior safe operation area (SOA), making it very suitable for high-power applications. Simulation results based on 3.3 KV DMOS NPT devices indicate the on-state voltage drop of the IEC-IGBT is reduced by 0.6 V (20%) and the short-circuit SOA (SCSOA) is improved by several times compared to the conventional IGBT     

一种低功耗4H-SiC IGBT的仿真研究

针对传统沟槽栅4H-SiC IGBT关断时间长且关断能量损耗高的问题,文中利用Silvaco TCAD设计并仿真了一种新型沟槽栅4H-SiC IGBT结构。通过在传统沟槽栅4H-SiC IGBT结构基础上进行改进,在N ⁺缓冲层中引入两组高掺杂浓度P区和N区,提高了N ⁺缓冲层施主浓度,折中了器件正向压降与关断能量损耗。在器件关断过程中,N ⁺缓冲层中处于反向偏置状态的PN结对N ^-漂移区中电场分布起到优化作用,加速了N ^-漂移区中电子抽取,在缩短器件关断时间和降低关断能量损耗的同时提升了击穿电压。Silvaco TCAD仿真结果显示,新型沟槽栅4H-SiC IGBT击穿电压为16 kV,在15 kV的耐压设计指标下,关断能量损耗低至4.63 mJ,相比传统结构降低了40.41%。     

Integrated IGBT short-circuit protection structure: Design and optimization

Generally, short-circuit protections for IGBT are provided by the assistance of analogical discrete devices which can sense and protect. In this paper, we present a new NPT IGBT structure with integrated short-circuit protection. This structure is composed of an anode voltage sensor, a delay MOS transistor, a MOS transistor allowing IGBT turn-off and a Zener diode. The structure optimization depends on the flexible technological process developed for power structures and based on the functional integration concept [1]. The protection structure optimization is presented and its functionality is verified by 2D simulations with ISE TCAD.     

1 200 V沟槽栅场截止型IGBT终端设计

利用二维半导体工艺及器件模拟工具,从结掺杂浓度、P阱与P环间距、P环尺寸控制3个方面分析了半绝缘多晶硅终端结构的击穿电压,提出了应用于1 200 V沟槽栅场截止型IGBT的终端解决方案。从结的深度和终端长度两方面,将SIPOS终端技术与标准的场环场板终端技术进行了对比。结果表明,采用SIPOS终端结构并结合降低表面场技术,使得终端尺寸有效减小了58%,并且,采用SIPOS技术的终端区域击穿电压受结深的影响较小,有利于实际制造工艺的控制和IGBT器件稳定性的提升。     

高压大功率IGBT元器件开关特性的分析研究

自从IGBT器件出现之后,大量的研究人员对IGBT器件的开关特性进行了大量的研究,以便准确地预测和改善器件的开关瞬态特性.在实际应用中,IGBT器件的开关特性不仅和其物理结构、制作工艺以及工作的原理有着密切的关系,同时和其工作的环境也具有密切的关系.在IGBT器件工作的时候,常常受到驱动电压和电阻以及工作电压、集电极电流等的影响.因此研究工作环境对IGBT器件开关特性的影响,不断地改善其设计来优化其性能,成为研究的重点.论文详尽研究分析了功率器件IGBT的开关特性,对IGBT及其系统的理解、应用具有一定的指导意义.     

3300 V p+深阱平面栅非穿通IGBT特性

高压绝缘栅双极晶体管(IGBT)存在寄生晶闸管,易发生闩锁失效.对p+深阱的参数进行了优化,制备了3 300 V p+深阱平面栅非穿通IGBT (NPT-IGBT).对NPT-IGBT的静态特性进行了仿真,结果表明,当p+结深约为5.5 μm,p+深阱距离多晶硅5μm时,p+深阱并未影响到沟道处p阱掺杂浓度,对IGBT静态特性无明显影响.制备了不同p+深阱注入剂量的IGBT芯片,并将芯片封装为模块,分别进行常温和高温下的静态和动态参数测试.测试结果表明,当p+深阱剂量低时,常温下模块关断失效;而p+深阱剂量增大时可通过常温、高温开关测试,并通过10μs短路测试.p+深阱注入剂量对静态特性无明显影响,对动态特性改善明显,可满足应用要求.     

Embedded trench DRAMs for sub-0.10-μm generation by usinghemispherical-grain technique and LOCOS collar process

For the future system on chip era, the embedded DRAM is one of the most important devices. Since the kinds of device increase and each device must be produced from only 10000 wafers, it is difficult to withdraw the investment cost to fabricate each device. To suppress the investment cost, the devices must be shrunk by changing the integration and the materials as little as possible. In this paper, we propose the trench capacitor scaling strategy. We show that the strategy achieves 30 fF/cell for the 0.08 μm trench and reduces the cost of ownership (COO) and raw process time (RPT) of the 0.08 μm trench to 80% of 0.18-μm trench, with an investment of only $1.6 M. It is achieved by the LOCOS collar process and HSG technique     

IGBT多级场板终端结构的仿真和验证

基于现有工艺平台设计一个多级场板终端结构:在有源区最外围元胞和场板之间加一个P-Ring环,可以降低第一级场板边缘下的电场强度;改变第四级场板氧化层厚度,可以调整IGBT击穿电压值;在工艺过程中在淀积第四台阶氧化层之前先淀积一薄层SiOxNy薄膜作为腐蚀阻挡层,可降低对工艺精度的要求,同时提高器件可靠性;多级场板终端结构可以阻止器件表面电荷进入硅表面改变硅表面电势,提高器件的稳定性和可靠性。将此终端用在1 200V NPT Planer IGBT结构上进行流片验证,击穿电压可达1 300V以上。