一种部分超结型薄层SOI LIGBT器件的研究

基于介质场增强(ENDIF)理论,提出了一种部分超结型薄硅层SOI横向绝缘栅双极型晶体管(PSJ SOI LIGBT)。分析了漂移区注入剂量和超结区域位置对器件耐压性能的影响,并在工艺流程中结合线性变掺杂技术和超结技术,使该器件实现了高垂直方向耐压和低导通电阻。测试结果表明,该器件的耐压达到816 V,比导通电阻仅为12.5Ω·mm²。     

一种具有载流子存储层的500 V高速SOI-LIGBT

为了改善LIGBT的关断特性,已有一种采用PMOS管来控制LIGBT阳极空穴注入的方法。在此基础上,提出了一种具有载流子存储效应的高速SOI-LIGBT结构。采用二维仿真软件MEDICI,对器件P-top区的剂量、载流子存储层的长度、掺杂浓度等参数进行优化设计。结果表明,SOI-LIGBT的击穿电压为553 V,正向压降为1.73 V。关断时,引入的PMOS管可以阻止LIGBT阳极向漂移区注入空穴,使器件的关断时间下降到13 ns,相比传统结构下降了87.6%。     

一种注入增强型快速SOI-LIGBT新结构研究

薄顶层硅SOI(Silicon on Insulator)横向绝缘栅双极型晶体管(Lateral Insulated-Gate Bipolar Transistor,LIGBT)的正向饱和电压较高,引入旨在减小关断态拖尾电流的集电极短路结构后,正向饱和电压进一步增大。提出了一种注入增强型(Injection Enhancement,IE)快速LIGBT新结构器件(F-IE-LIGBT),并对其工作机理进行了理论分析和模拟仿真验证。该新结构F-IE-LIGBT器件整体构建在薄顶层硅SOI衬底材料上,其集电极采用注入增强结构和电势控制结构设计。器件及电路联合模拟仿真说明:新结构F-IE-LIGBT器件在获得较小正向饱和电压的同时,减小了关断拖尾电流,实现了快速关断特性。新结构F-IE-LIGBT器件非常适用于SOI基高压功率集成电路。     

高压BCD工艺优化对NLDMOS管的性能影响

基于SMIC 0.18 μm HVBCD工艺,移除了3层掩模板。调整器件的结构参数,对横向双扩散MOS管(NLDMOS)进行了分批流片。该NLDMOS通过了电学性能合格测试。对源漏击穿电压BVds、比导通电阻Ron进行了测试和分析。结果表明,BVds达到59.2 V,Ron为50.5 mΩ·mm²。与原有的HVBCD工艺的电参数保持一致。该NLDMOS的栅极耐压值达到40 V,同时降低了成本,缩短了生产周期。     

超薄层SOI高压LVD LDMOS耐压模型及特性研究

针对超薄层高压SOI线性变掺杂(Linear Varied Doping,LVD)LDMOS器件,进行了耐压模型和特性的研究。通过解泊松方程,得到超薄高压SOI LVD LDMOS的RESURF判据,有助于器件耐压和比导通电阻的设计与优化。通过对漂移区长度、厚度和剂量,以及n型缓冲层仿真优化,使器件耐压与比导通电阻的矛盾关系得到良好的改善。实验表明,超薄层高压SOI LVD LDMOS的耐压达到644 V,比导通电阻为24.1 Ω·mm²,击穿时埋氧层电场超过200 V/cm。     

一种适用于高低压电路单片集成的LDMOS器件

利用RESURF与场板结构结合的技术,设计了一种可以兼容低压BiCMOS工艺的LD-MOS器件。该器件的漂移区长度l≤60μm,就可实现600 V以上的耐压,适用于高低压单片集成电路芯片开发。基于一款荧光灯交流电子镇流器驱动芯片的高低压集成电路功能及其器件耐压要求,介绍了该LDMOS器件的结构和设计方法。采用ATHENA(工艺模拟)和ATLAS(器件模拟)工具,分析优化影响LDMOS器件耐压的关键参数;最后,对实际芯片的PCM器件参数进行了测试和分析。     

利用P型场环调节表面电场的积累层LDMOS

提出了一种在N型外延层中带有P型场环的积累层LDMOS。当器件耐压时,N型漂移区中浮空P型场环能调节漂移区的电场分布,以提高器件的耐压。当器件正向导通时,漂移区上方介质层的多晶硅二极管会在漂移区表面形成一层电子积累层,大幅提高器件的导电能力,从而降低器件的比导通电阻。数值仿真结果表明,该LDMOS的比导通电阻从传统结构的371 mΩ·cm²降低到60.9 mΩ·cm²。相比于没有场环的传统结构,该LDMOS的耐压从660 V提高到765 V。     

SOI-LIGBT N-Buffer参数的研究

基于SOI-LIGBT(Silicon-on-Insulator-Lateral Insulated Gate Bipolar Transistor),采用二维器件模拟软件Tsuprem4和Medici,仿真N-buffer的注入剂量和结深的变化对器件击穿电压和开态电流能力等参数的影响.通过分析,得出实现击穿电压、开态电流和关断时间折中的一般方法和优化N-buffer设计的一般结论.这不仅适用于该器件的设计,而且对其他LIGBT及纵向IGBT器件的N-buffer设计也有所裨益.     

基于薄埋氧层及三顶层硅的SOI高压LDMOS研究

详细研究了一种基于薄埋氧层及三层顶层硅衬底(Triple-Layer Top Silicon,TLTS)的SOI高压LDMOS器件。该结构在SOI介质层上界面的顶层硅内引入一高浓度n⁺层,当器件处于反向阻断状态时,高浓度n⁺区部分耗尽,漏端界面处已耗尽n⁺层内的高浓度电离施主正电荷可增强介质层电场,所产生的附加电场将调制漂移区内的电场,防止器件在漏端界面处被提前击穿,从而可在较薄的埋氧层(BOX)上获得较高耐压。在0.4 μm BOX上获得了624 V的耐压。与几种SOI器件相比,所提出的TLTS LDMOS器件具有较高优值(FOM)。     

一种新型SOI衬底上带有阳极辅助栅结构的SJ-LIGBT

提出了一种新型的SOI衬底上的横向绝缘栅双极型晶体管(LIGBT)。该LIGBT在漂移区采用了超结(SJ)结构,并且在阳极采用了新颖的阳极辅助栅结构。这种器件由于采用了上述2种结构,相比于普通的LIGBT,它的正向压降更低,开关速度更快。文章对器件的一些关键参数(如P-drift区掺杂浓度、阳极栅宽度和载流子寿命)对器件关断时间的影响进行了仿真。仿真结果表明,提出的新型结构器件与常规LIGBT器件相比,关断速度可以提高30%。