射频系统的系统级封装

射频系统级封装是近年发展起来的实现射频电子系统的一种创新技术。对高速数据处理和高密度封装技术的特点及对射频系统封装的特殊要求进行论述．介绍了射频系统封装的基本技术和一种包含LAN、PPA、滤波器、天线开关等的射频系统级封装组件。论述了射频系统级封装的系统设计、仿真、测试的方法和步骤。     

组件上系统和系统级芯片的封装和生产

随着集成电路(IC)的发明,系统集成技术进一步加速了半导体的发展。 现在在一个芯片或者说一个单元上,需要集成不同的功能,例如:MPU、图像处理、存储器(SRAM,闪存,DRAM)、逻辑推理器、DSP、信号混合器、射频(RF)和外围功能。为了能     

基于片上网络的系统芯片测试研究

文章介绍了基于片上网络对系统芯片进行测试的原理和实例，这是一种新的设计方法。首先讨论了未来系统芯片存在的各方面测试挑战，并提出了基于片上网络结构的解决方案。其次，在OSI网络堆栈参考模型的基础上．提出了面向测试的片上网络协议堆栈以及对应的测试服务。最后，介绍了基于片上网络的模块化测试方法。     

射频系统的系统级封装

论述了高速数据处理和高密度封装技术的特点及对射频系统封装的特殊要求,介绍了射频系统封装的基本技术和一种包含LNA、PPA、滤波器及天线开关的射频系统级封装模块.概述了射频系统级封装的设计、仿真和测试的方法和步骤.     

晶圆片级芯片规模封装技术(WLCSP)

本文主要介绍了一种新型的 CSP 高级封装——晶圆片级芯片规模封装技术(WLCSP)及其特点,并简述了 CSP 封装的主要特点及发展前景。     

超高频RFID标签芯片射频电路的分析与测试(英文)

提出了一种应用于超高频(Ultra high frequency,UHF)射频识别(Radio frequency identification,RFID)标签芯片的射频测试技术。针对UHF RFID标签芯片射频电路的特殊工作方式,该技术可对芯片的输入阻抗和灵敏度进行准确测量,并同时完成芯片功能验证。与传统的RFID标签芯片射频测试技术相比,文中的方案利用商用阅读器和可调衰减器代替了高端或RFID专用测试设备,因此极大降低了测试成本。利用该测试方案,对已开发的UHF RFID标签芯片进行了测试与验证,并利用测试结果完成了折叠偶极子天线设计以实现芯片与天线之间的阻抗匹配。将芯片与天线组装成无源标签,其灵敏度可达-10.5 dBm。实验结果证明了该方案的正确性。     

系统级芯片质量保证要求研究

介绍了系统级芯片的基本概念,重点研究了系统级芯片质量保证环节存在的设计验证与测试方面的问题,在此基础上提出了系统级芯片质量保证要求的主要研究思路,包括确定系统级芯片设计验证及测试的程序和要求、确定IP核质量保证要求等,并提出了相关标准的制定建议。     

高效率测试MPW晶圆上的同类型芯片的方式

本文研究了如何运用优化测试程序的方式提高测试效率。列举了正常测试程序流程的不足,阐明了使用正常测试程序流程和改良后的测试程序流程的对比,采用新的测试方法,优化测试效率,进而降低了测试成本。     

应用系统级ATE测试增进IC设计验证效率(英文)

在IC设计周期内尽早发现问题,对于保证项目在预算内按时完成是至关重要的。大多数设计公司目前的通用方法是利用分立仪器,如示波器、频谱分析仪等,连接至一块评估板,并连至PC机,搭建一个系统级验证系统。这样的系统比较易于搭建,但相对缺乏大量数据的分析处理能力,且通常需手动测试。另一方面,ATE在数据采集及分析处理方面具有非常强大的能力,例如SHMOO及自动测试。但通常ATE是在芯片级的自动化测试量产中大量应用,利用ATE进行系统级的测试并不容易。这里介绍一种新的方法,简化ATE上的协议通信设置,使得ATE能够在系统级测试中方便地应用,不增加测试成本,而且大大简化了ATE上的测试程序开发。应用此方案,设计及验证工程师可以协同工作,在短时间内搭建一个基于ATE平台的系统级的测试环境,充分利用ATE强大的数据采集,分析能力,更快更有效地进行芯片的测试验证,从而赢得上市时间。     

在片微波参数测量系统计量技术进展

在片微波参数测量系统主要通过探针台建立微波仪器与半导体裸芯片之间的信号连接通道,从而测量半导体裸芯片的微波参数。在片微波参数测量系统对提升芯片的性能,控制质量,保证芯片的一致性和稳定性方面具有重要的意义。国外相关的计量技术与测量系统同步发展,我国由于半导体产业起步较晚,测试系统大多采用进口,相关计量测试技术在过去很长一段时间发展相对缓慢。最近10 年我国奋起直追,不断缩小与世界先进水平的差距,目前已经完成40 GHz 以内的主要在片微波参数测量系统计量能力。文中回顾了本领域的技术发展历程,介绍国内外技术发展特点,对于进一步发展相关计量技术具有指导意义。     

共面微波探针在片测试技术研究

本文描述了使用共面微波探针的半导体芯片在片测试技术.设计研制出的多种微波探针性能参数稳定,使用寿命在十万次以上,用于在片检测各种GaAs共面集成电路芯片.触头排列为GSG的微波探针,-3dB带宽及反射损耗分别为14GHz和小于-10dB.     

一种用于在片器件直接测量的新型SOLT校准方法

介绍了一种“针尖前移”的在片SOLT校准方法,使用这种校准方法可以将测试参考面直接校准到内部被测件,从而可以进行无去内嵌(De-embedding)操作的直接测量。通过对在片平面螺旋电感的测试验证,证明这是一种精确高效的新校准方法。     

RF-CMOS建模:MOST在片测试结构寄生分析

提出了一种新的RF-CMOS晶体管在片测试结构寄生模型,模型综合考虑了射频/微波条件下RF-MOST器件在片测试结构中的各种寄生效应.模型考虑了PAD-互连金属、互连金属-DUT(device under test)之间的非连续性,对互连金属和基底之间的寄生效应单独进行了考虑.通过引入一个新的元件,对PAD结构基底感性损耗进行表征.模型最终应用到采用CSM(Chartered Semiconductor Manufacture Ltd)0.25 μm RF-CMOS工艺制造的测试结构寄生效应等效电路建模中,高达40GHz测试和仿真数据验证了模型的良好精度.     

太赫兹在片S参数测量串扰修正方法研究

为修正太赫兹在片S参数测试时探针间串扰误差,提出了一种包含串扰的新型误差模型,以及基于此误差模型的校准方法.该方法分别对待校准和测试时的串扰误差.基于这一概念,开发了一种新型12项误差模型,将串扰误差视为与被测件(DUT)并联的独立二端口网络.在测量DUT前通过测量一对长度与DUT相同的开路标准实现对串扰误差的表征并移...     

RF-CMOS建模:MOST在片测试结构寄生分析

提出了一种新的RF-CMOS晶体管在片测试结构寄生模型,模型综合考虑了射频/微波条件下RF-MOST器件在片测试结构中的各种寄生效应.模型考虑了PAD-互连金属、互连金属-DUT(device under test)之间的非连续性,对互连金属和基底之间的寄生效应单独进行了考虑.通过引入一个新的元件,对PAD结构基底感性损耗进行表征.模型最终应用到采用CSM(Chartered Semiconductor Manufacture Ltd)0.25 μm RF-CMOS工艺制造的测试结构寄生效应等效电路建模中,高达40GHz测试和仿真数据验证了模型的良好精度.     

GaAs多功能MMIC在片测试系统设计

GaAs多功能MMIC集成度高,数模混合驱动及测试需求考验测试平台的兼容性和稳定性.采用PXI平台模块化测试仪器结合矢量网络分析仪设计多功能MMIC在片测试系统,满足GaAs多功能MMIC的数模混合信号驱动、检测需求,保证测试稳定性.     

An Improved On-Wafer Measurement Method for PHEMT Modeling for Millimeter Wave Application

An improved on-wafer measurement method by using coaxial calibration instead of on-wafer calibration for PHEMT modeling is proposed in this paper. The advantage is that S-parameters of PHEMT device can be measured on wafer without impedance standard substrate (ISS) after the S-parameters of the microprobes have been determined. Excellent agreement is obtained between on-wafer calibration measurement and coaxial calibration measurements, respectively.     

On-chip micromachined solenoid balun for RF-SOC applications

A transformer balun is fabricated by using a post-CMOS compatible MEMS process. The novel concave-suspended solenoid balun can be integrated with radio-frequency system-on-chips (RF-SOCs). In the frequency range 0.5-10 GHz, the tested balun shows less than 0.7 dB amplitude imbalance and less than 1.5deg phase imbalance. After tuning, the transformer balun can match between a 100 Omega single-ended port and two 50 Omega differential ports. At the two differential ports, insertion losses of -1.5 and -0.8 dB are obtained at 5-GHz centre frequency, more than 40% bandwidth of S ₁₁ is achieved.