数字集成电路讲座(7)

<正> 第四讲 计数器(下) 7.可预置数的可逆计数器(双时钟)CD40192/40193 CD40192是可预置数的二十进制可逆计数器(双时钟)。图15是其引脚排列,表8是其真值表,图16是其波形图。CD40192作加计数时,CPD端为高电平,时钟脉冲由CPU端输入,在上升沿的作用下计数器作增量计数。作减计数时,CPU端为高电平,时钟脉冲由CPD端输入,在上升沿的作用下计数器作减量计数。预置数时,只要在预置控制端PE和Cr端上加一低电平或负脉冲,即可将接在D1～D4上的预置数传送到各计数单元的输出端Q1～Q4。然后,PE端恢复成高电平时,     

MC100EP016A ECL高速计数器及其在微波L频段计数电路中的应用

MC100EP016A是安森美公司生产的高速、同步ECL计数器，可预置计数初值，并可级联应用。其计数时钟频率最高可达1．4GHz，可用于需要高精度时钟的系统中。     

CMOS数字集成电路原理与应用（七）

(六)计数器计数器应用十分广泛,不仅可以计数,而且还可用作数字系统中的定时电路、时间测量、分频和执行数字运算等。CMOS计数器种类较多,若按计数器中数字的编码方式,可分为二进制计数器和十进制计数器;若按计数器计数功能,可分为加法计数器、减法计数器和既可作加法又可作减法的可递计数器(又称加减计数器);若按计数器工作方式,又可分为同步计数器、异步计数器、行波计数器和环型计数器等。由于计数器和其它数字电路一样,采用的是二进制数,所以下面先介绍什么是二进制数,然后再介绍常用计数器的功能原理及应用电路。     

高速锁相环频率合成器在数字可变频标中的应用（下）

(三)双模前置分频器 IC_(17)(MC12013P)是一个高速前置(预)分频器。其典型工作频率为600MHz,具有除10/11等功能。内附V_(BB)参考源,并为时钟提供了缓冲输入。它与IC_(16)(MC12014P)计数控制逻辑电路及IC_(6,5,4,3,2)可编程十进计数器配用,就构成了高速吞脉冲程序分频器,成为频率合成器中的一个重要组成部分,也即是数字可变频标的心脏部分。下面叙述其工作原理。如图5所示,该分频器由除5/6、除2和E-T转换器三个功能单元组成。其中除5/6分频器是由三个D触发器构成,除2电路是将另一个D触发器中的Q和D端相连而构成的,即为T触发器;E-T转换电路如图6所示。因为信号经双模数前置分频器分频后就变成中(低)速信号,所以TTL型的可变程序分频器就可     

nMOS四值触发器的设计及其应用

本文应用限幅电压开关理论设计了两种主从型nMOS四值触发器。这砦触发器具有双端预置能力和双轨互补输出。通过采用JKLM型触发器对十六进制加法计数器和十进制加法计数器的设计实例证明了这些触发器能有效地用于四值时序电路的设计。     

基于Verilog语言的可预置加减计数器的设计

计数器是大规模集成电路中运用最广泛的结构之一。在模拟及数字集成电路设计当中,灵活地选择与使用计数器可以实现很多复杂的功能,可以大量减少电路设计的复杂度和工作量。讨论了一种可预置加减计数器的设计,运用Verilog HDL语言设计出了一种同步的可预置加减计数器,该计数器可以根据控制信号分别实现加法计数和减法计数,从给定的预置位开始计数,并给出详细的VerilogHDL源代码。最后,设计出了激励代码对其进行仿真验证,实验结果证明该设计符合功能要求,可以实现预定的功能。     

nMOS四值触发器的设计及其应用

本文应用限幅电压开关理论设计了两种主从型ｎＭＯＳ四值触发器。这些触发器具有双端预置能力和双轨互补输出。通过采用ＪＫＬＭ型触发器对十六进制加法计数器和十进制加法计数器的设计实例证明了这些触发器能有效地用于四值时序电路的设计。     

同步十进制计数器74160的灵活应用

从标准化和系列化的角度考虑,数字集成电路中的计数器在计数进制上只有应用最广泛的几种类型, 如二进制、十进制、十六进制等。当需要其它进制的计数器时,可以用标准计数器产品通过外电路的不同连接方式得到。74160是应用非常广泛的同步十进制计数器,其功能表如附表所示。其中LD为预置数控制端,低电平有效;D0-D3为数据输入端;C为进位输出端;R0-为异步置零(复位)端,低电平有效;EP和ET为工作状态     

集成计数器74LSl61的逻辑功能扩展

MSI可编程计数器74LSl61是同步二进制加法计数器,常规使用是构成各种不同进制的加法计数器.文中探讨了MSI可编程计数器741LS16l的逻辑功能扩展问题,目的是探索MSI可缟程计数器进行非常规使用改变应用方向的逻辑修改技术,即对可编程计数器74LSl61的状态输出进行逻辑修改,改变计数规律,将状态输出反馈到预置数输入端实现"次态=预置数"的时序关系,从而实现逻辑功能扩展.所述方法的创新点是提出了MSI可编程计数器改变应用方向的逻辑修改方法.     

用于广播接收的数字式锁相环频率合成调谐器(续)

四、脉冲吞咽计数的两种预置方式前面提到数据锁存器对主计数器和吞咽计数器的预置有两种方式,在本节中我们将结合具体电路来分别加以介绍。1. 预置所需分频比的方案当我们从键盘输入所需接收的波段和频率数据或从微机的RAM 中调出事先所预置存储的某一频率数据时,微机自动计算出所需分频比N,然后将N 送入数据锁存器中锁存起来。在每一个计数周期开始时数据锁存器将分频比N 预置到由主计数器(N_P)和吞咽计数器(N_S)组成的整个计数链中,达到不同频率下可变分频比的要求。     

一种采用新触发器的高速CMOS前置分频器

在锁相环设计中 ,前置双模分频器 (DMP)是一个速度瓶颈 .文中提出一种新的分析方法 ,将限制 DMP速度的因素分为两个方面 ,寄存器级限制 (RL L)和电路级限制 (CL L) .指出影响 DMP速度的原因在 CL L.提出了时钟延迟技术 (CDT)并采用高速触发器 ,解决 CL L 问题 .通过版图提取后仿真显示 ,用这种触发器构成的 0 .8μm n阱CMOS DMP在 5 V下工作频率达到 2 .4GHz     

奇产生器预置型格雷码计数器的GAL实现

格雷编码的计算机程序存贮器地址总线没能推广的主要问题是格雷码计数器不便于置数.将奇产生电路用于格雷码计数器中,设计了附加位预置型和直接预置型两种可置数格雷码加法计数器.并用GAL16V8对后者进行了加电验证,证实了设计的有效性.     

随机数发生器的制作

这里介绍如何制作一便携式随机数发生器,它可用釆选择那些彩票中奖的随机数。由于其时种频率可调,且不可预置,而是随机的。这样更增加了随机的效果。 该机可产生从1～49之间的随机数。 电路原理 用一计数器从1到49连续不断地(循环)计数(计数过程中看不到数),在这中间随意停止其计数,同时     

可编程分频器

分频电路通常使用计数器来完成。这里介绍一款使用可变长度移位寄存器 CD45 5 7构成的可编程分频器 ,它的分频比是 N+ 2( 0≤ N≤ 6 3)中任意一个整数 (单片使用 ) ,使用起来非常方便。如果需要增大分频比可采用级联形式。电路由 CD45 5 7、 74HC74、74HC1 4组成。( 1 )单片使用如图 1所示 ,CD45 5 7的 A、B、A/B非端接高电平 ,需分频的信号 CL K IN接 CD45 5 7的 CL K端。CD45 5 7的输出端 Q接 74HC74的输入端 D。 74HC74的同步触发 CLK信号是 CL K IN经 74HC1 4反相后输入。当CD45 5 7的预置数端置入一个数 N( 0≤ N…     

新颖彩灯控制器

本文介绍的这种彩灯控制器,具有动感性能,非常有趣。由于采用集成电路制作,工作稳定可靠,制作容易,具有实用价值,可用于广告灯箱。电路工作原理该彩灯控制器线路如图１所示。ＩＣ１、ＩＣ２是一片双Ｄ触发器,其中ＩＣ１与Ｒ１、Ｒ２,Ｃ１、Ｃ２等构成一自激多谐振荡器。按图中数值,振荡频率约为２Ｈｚ。ＩＣ２接成双稳态电路。ＩＣ３是一片单时钟可预置４位二进制可逆计数器。加法计数或减法计数时,时钟脉冲ＣＰ（上升沿有效）均从时钟输入端ＣＬ输入。Ｕ／Ｄ是加、减控制端,当Ｕ／Ｄ＝１时,电路执行加法计数;当Ｕ／Ｄ＝０时,…     

集成计数器74LS161的逻辑功能扩展

MSI可编程计数器74LS161是同步二进制加法计数器,常规使用是构成各种不同进制的加法计数器。文中探讨了MSI可编程计数器74LS161的逻辑功能扩展问题,目的是探索MSI可编程计数器进行非常规使用改变应用方向的逻辑修改技术,即对可编程计数器74LS161的状态输出进行逻辑修改,改变计数规律,将状态输出反馈到预置数输入端实现“次态一预置数”的时序关系,从而实现逻辑功能扩展。所述方法的创新点是提出了MSI可编程计数器改变应用方向的逻辑修改方法。     

接收器中并行数据与字节时钟同步的电路设计

在串并转换接收器中,并行数据在字节时钟的作用下并行输出.如何保证同一时刻输出的并行数据属于同一个字节,即并行数据与字节时钟的同步,是串并转换接受器中的一个关键问题.根据串并转换电路可以使用移位寄存结构,字节时钟可以在串行时钟的基础上使用计数器得到,而计数器又模可变的特点,设计了一种在数据的串并转换中进行并行数据与字节时钟同步的电路,经过理论分析与软件仿真,证明电路性能良好可行.     

无“陷阱”同步计数器的设计

本文首先介绍了采用J-K触发器,使用卡诺化简法设计同步计数器的步骤.其次,着重介绍了在绝大多数教科书及工程设计中往往不注意的一个问题,即当进位基数N小于计数器的状态数2n(n为计数器的级数)时,在不用的状态中有可能出现计数“陷阱”,以及检查设计是否正确和有无计数“陷阱”的方法.并对无“陷阱”(公式<1>及图3)及有“陷阱”(公式<2>及图6)的情况进行了电路试验,证明了理论分析是正确的。最后,列出级进位制同步计数器的输入方程,以供设计者录用。     

绕线机计数器电路

<正> 本文介绍的绕线机计数器电路,由三块COMS-LED组合电路CL102(可用CH284L代换)、一块三输入“与非”门CC4023、一块双BCD同步加计数器CC4518、三个预置拨盘和部分外围元件组成,线路简单,制作容易。CL102引脚功能如附表所示。     

CMOS数字集成电路原理与应用（五）

(五)触发器触发器有两个稳定的工作状态,有一个或两个输入端和两个互补输出端。当在输入端加入不同的触发信号时,就使输出状态发生翻转,所以称为触发器。当取消触发信号时,触发器保持其输出状态不变,直到接入另一种输入时输出时才发生改变,触发器可用来组成计数器、寄存器和存储器。按其功能,触发器可分为R—S触发器、D触发器、J—K触发器、单稳态