环形压控振荡器的噪声分析

在振荡器的设计中,为了得到更高性能,分析其相位噪声是十分重要的.利用Razavi对具有普遍意义的品质因数的定义将Leeson针对LC振荡器提出的相位噪声模型应用到环形振荡器上对其进行噪声分析.文中以一个2 GHz环形振荡器为例,采用TSMC 0.25 μm CMOS工艺参数,用Cadence的spectre仿真器进行仿真.电源电压为2.5 V,偏离中心频率1 MHz处的相位噪声为-86.6 dBc/Hz.仿真的结果与噪声模型所的结果基本吻合.     

注频锁相振荡器阵列的低相位噪声信号产生方法

提出了注频锁相振荡器阵列的拓扑结构及相位噪声模型,根据该模型简要推导了注频锁相振荡器阵列相位噪声的计算公式并对整个阵列的相位噪声进行了分析,完成了1×4单元注频锁相振荡器阵列相位噪声的测试,测试结果与理论分析吻合,最终得出了注频锁相振荡器阵列的低相位噪声信号产生方法。     

一种改进的差分环型振荡器相位噪声模型

在Razavi模型和Weigandt模型的基础上,提出了一种改进的差分环型振荡器相位噪声模型.新模型考虑了环振非线性对相位噪声的影响,从新的角度讨论了相位噪声的三种发生机制和影响,讨论了闪烁噪声的优化方法,得到了新的相位噪声模型,并依此着重分析了对管尺寸和环振级数对相位噪声的影响.最后,分析了低噪声设计的一些原则.采用CSM 0.35μm工艺进行了流片验证,模型与测试结果能够很好地吻合.     

一种改进的差分环型振荡器相位噪声模型

在Razavi模型和Weigandt模型的基础上,提出了一种改进的差分环型振荡器相位噪声模型.新模型考虑了环振非线性对相位噪声的影响,从新的角度讨论了相位噪声的三种发生机制和影响,讨论了闪烁噪声的优化方法,得到了新的相位噪声模型,并依此着重分析了对管尺寸和环振级数对相位噪声的影响.最后,分析了低噪声设计的一些原则.采用CSM0.35μm工艺进行了流片验证,模型与测试结果能够很好地吻合     

缓冲器输出端相位噪声模型分析

相位噪声是振荡器的重要性能指标。近年来,研究人员在振荡器相位噪声表征方面已经做了大量的工作,在这些过程中开发出了很多不同类型的振荡器相位噪声模型。但是在这些模型中,都没有分析缓冲器噪声对振荡器相位噪声的影响。而在研究课题中,首先要对缓冲器噪声的功率谱密度函数进行数学建模,并易于将这个模型嵌入到相位噪声的非线性扰动分析模型,这样就得到了含有缓冲器噪声的振荡器相位噪声模型。     

基于CST与ADS的介质谐振振荡器的设计

分析了介质谐振振荡器的起振和稳频的原理,研究了一种低相位噪声的介质谐振振荡器的设计方法。以X波段为例,利用CST Microwave Studio 2010软件仿真了微带线与介质谐振器耦合的模型,将仿真得到的结果导入S2P文件中。再利用Agilent ADS 2011软件仿真介质谐振振荡器的完整电路,采用S参数仿真和谐波仿真分析等方法设计介质谐振振荡器,结合理论分析,调整和修改实验电路的参数值,使模型达到最好的优化结果。最后通过测试验证仿真结果。采用NEC公司的2SC5508芯片作为放大器,得出微波振荡器的输出频率为10.6 GHz,输出功率为5.19 dBm和较低的相位噪声,其在偏离中心频率10 kHz处小于-121 dBc/Hz。     

X波段介质振荡器的设计

研究了一种具有较宽机械调频范围和较低相位噪声的x波段介质振荡器设计方法.利用介质谐振器法对三种型号的介质谐振器(DR)材料进行了精确的测试,得到了其介电常数εr和损耗角正切值tanδ以及DR的谐振频率.利用仿真软件建立微带线与谐振器耦合模型,通过仿真提取其S2P文件.选用GaAs FET ATF26884作为电路中的放大器件,使用生成的S2P文件建立介质振荡器(DRO)电路模型,调整耦合段和输出匹配微带线的长度,得到较低的相位噪声.测试证明输出信号的相位噪声在偏离中心频率100 kHz处小于-100 dBc/Hz.     

CMOS环形振荡器的噪声分析

在CMOS射频集成电路的设计中，分析振荡器的相位噪声是非常重要的。文章以射频段的一种环形振荡器为例，在时间域，用小信号模型深入分析，得出了设计射频段环形振荡器时进行李产分析的一般方法和分析模型。由此方法得到的结果和仿真结果相符合。     

低相噪锁相介质振荡器研究

针对高的相位噪声指标要求,对取样锁相介质振荡器进行了研究.通过相位噪声分析,明晰了采用介质振荡器与取样锁相技术降低相位噪声的机理,并分别对介质振荡器与锁相环路进行了设计.设计中,应用HFSS与ADS对介质振荡器进行了联合仿真,体现了计算机辅助设计的优势.最终研制出17 GHz锁相介质振荡器,测试结果为:输出功率13.1 dBm;杂波抑制>70 dB;谐波抑制>25 dB; 相位噪声为-105 dBc/Hz@1 kHz,-106 dBc/Hz@10 kHz,-111 dBc/Hz@100 kHz,-129 dBc/Hz@1 MHz.     

一种低相位噪声CMOS晶体振荡器的设计

运用小信号等效模型和负阻分析法,对晶体振荡器的起振条件进行分析,并用Matlab进行了仿真验证。采用TSMC 0.18μm CMOS工艺,设计了一种基于Pierce三点式振荡器结构的14MHz晶体振荡电路。提出了一种新的幅度控制电路,提高了振荡器相位噪声性能,并降低了功耗。仿真结果表明,振荡器的相位噪声达到-129.5dBc/Hz@1kHz和-143.658dBc/Hz@10kHz,具有优良的低相位噪声特性。