用VHDL设计CRC发生器和校验器

用VHDL设计了一个在数字传输中常用的校验、纠错模块--循环冗余校验CRC模块,完成数据传输中的差错控制.通过时序仿真波形可看出,当输入12位信息位时,通过CRC发生器和校验器,可得到准确的输出.     

用VHDL设计CRC发生器和校验器

用VHDL设计了一个在数字传输中常用的校验、纠错模块--循环冗余校验CRC模块,完成数据传输中的差错控制.通过时序仿真波形可看出,当输入12位信息位时,通过CRC发生器和校验器,可得到准确的输出.     

WiMAX数据传输加密方案设计与实现

AES-CCM算法是WiMAX采用的数据加密算法.通过深入分析AES-CCM算法原理,对802.16协议中CCM模式应用规则存在的安全隐患提出了改进措施.根据802.16协议中CCM模式的应用规则,在富士通3400 WiMAX开发板ARM+VxWorks平台下实现了802.16 MAC PDU的构建、AES-CCM算法、32位CRC校验、8位CRC校验.并且提出和实现了算法在WiMAX设备中的应用方法,最后采用应用模块对算法进行了测试,结果算法模块的正确性和可应用性.     

基于智能卡标准的循环冗余校验码的研究与实现

分析了国内外智能卡应用中CRC校验方法的异同,深入研究了智能卡标准及CRC生成多项式,并把CRC的两种计算类型融合在一起,结合智能卡标准中CRC校验的特点提出了一种新的CRC计算模块的硬件实现方法．根据此方法完成了一种CRC计算模块的硬件设计,对设计进行了RTL仿真验证,通过了FPGA验证,并实施了投片．该芯片已经通过流片测试,结果表明模块功能和性能达到设计指标,性能良好．     

并行CRC在FPGA上的实现

循环冗余码校验CRC（Cyclic Redundancy Check）广泛用于通讯领域和数据存储的数据检错。基于FPGA在通讯领域和数据存储的应用越来越广泛,CRC的编码解码模块已经是FPGA上的常用模块了。采用超前位计算实现CRC在FPGA上的并行运算,通过实际应用证明该算法能有效实现硬件的速度与资源合理平衡。     

基于FPGA的循环冗余校验算法实现

循环冗余校验(CRC)码是数据通信中广泛应用的一种差错检测码。在介绍CRC原理的基础上,以常见的CRC-16为例,用VerilogHDL硬件描述语言设计该算法。利用Altera公司的EDA开发工具软件QuartusII6.0,给出仿真波形图以及可以共享的模块,该模块既是CRC码生成器,又是待校验数据的校验器。仿真结果表明,这是一种实现CRC算法的有效方法,其工作频率可达到420.17MHz。     

基于SATAⅡ协议的CRC32并行算法的研究

在介绍CRC校验原理和传统CRC32串行比特算法的基础上,由串行比特型算法推导出一种CRC32并行算法。并结合SATAⅡ协议的要求,完成了SATAⅡ主控制器设计中CRC生成与校验模块的设计。最后通过在ISE平台上编写Verilog硬件描述语言,对SATA协议中帧结构数据进行仿真,验证该CRC32并行算法能够满足SATA接口实时处理的要求。     

CRC5/16编码校验模块的FPGA一体化设计

在数字通信领域,为保证数据的正确传输,数据校验是必不可少的,而循环冗余校验(CyclicRedundancy Check,简称CRC)在其中得到广泛的应用。该文首先对CRC5/16校验的基本原理作了简要的介绍,然后对CRC5/16编码校验的具体电路及其实现步骤进行了详尽的阐述。在分析它们实现电路的基础上,提出了将CRC5/16的编码校验放在一个模块中实现的方法,这样不仅节省了硬件资源,而且系统的模块化设计也有利于模块的重复利用与移植。最后给出了在FPGA中的具体实现方法,并利用软件工具及硬件电路对该设计进行了较为全面的仿真验证。     

一种并行CRC校验算法的IP设计与实现

CRC是Cyclic Redundancy Check的简称,即:循环冗余校验。传统CRC编码,由于采用移位寄存器进行串行处理,数据吞吐量已无法适应新的速率要求,所以需要采用并行结构CRC编码器。并行CRC的核心思想就是把一个码块中的数据分成多组,每组数据同时进行处理,最终得到本码块的CRC校验序列。     

针对任意位的CRC并行化方法及编解码器的实现

介绍了一种基于查表法的针对任意位数据的任意位CRC并行计算的原理及算法，克服了现有的两类CRC并行算法延时大、毛刺多或仅适于2^n位数据的2^n位CRC校验的缺点。该方法使并行CRC校验的传输数据位数与CRC码位数之间的选择更灵活，并且在加速比、功耗和面积等方面具有优势。     

基于SDH的MSTP的设计与实现

在简述MSTP技术优势的基础上,研究了基于SDH的MSTP的设计与实现。讨论了平台的硬件和软件构成,详细介绍了平台硬件的功能模块——控制管理模块、交叉连接模块、以太网模块、E1模块、光接口模块、时钟同步和分配模块和电源模块,管理软件的功能模块——开销管理模块、设备配置管理模块、设备告警管理模块,并指出基于SDH的MSTP平台的有关结论和发展方向。     

心电监测仪的特性及发展

针对心电信号阻抗高、幅度小和频率低的特点,常用心电监测仪由心电采集模块、放大模块、滤波模块及处理模块构成。采集和放大模块由滤波和处理电路的输入需求决定。电路存在着较大的共模干扰信号,采用模拟滤波器无法将干扰信号完全滤除,所以现代心电监测仪多采用数字滤波器作为滤波模块。处理模块按需求可采用通用或嵌入式计算机。考虑到心电监...     

一种新型校车智能监控终端的设计

近年来不断发生的校车事故引发了全社会对校车安全的普遍关注,本文设计了一种校车智能监控终端的设计方案,该系统要包括GPS定位模块设计、RFID无线射频识别模块设计,音视频模块接口模块设计、CAN总线接口模块、3G无线传输接口模块设计、存储模块设计、提醒及报警模块设、电源模块设计以及基于ARM9的控制平台等。本设计采用实时性高的ARM9处理器芯片作为控制器的核心,提高车载智能终端的同时,维护预期目标的设计理念,能够保证各个终端信息同时满足客户需求。     

无刷直流电机系统的仿真研究

根据无刷直流电机系统的结构,在无刷直流电机数学模型的基础上,利用Matlab/Simulink建立无刷直流电机系统的仿真模型,电机系统模型包括电机本体模块、逆变电路模块、转矩速度计算模块、逻辑换相模块和控制模块。介绍了串级PI闭环控制,给出了仿真结果及其分析,论证了系统仿真模型的正确性。     

基于MSP430的自动避让小车的设计与实现

设计了一个基于MSP430F149单片机自动避让小车控制系统,系统由两个带有无线通讯模块、电机驱动模块、循迹模块以及超声波测距模块的小车组成。通过无线通讯模块、超声波模块以及利用红外遁迹模块来确保两车在规定的车道里的行驶和相互避让,并且采用了模糊算法来实时响应小车循迹模块信号,从而保证了小车快速向前行驶,而且不超出边界。     

异型微组装微波组件的可拆卸密封技术

随着微波多芯片组件的广泛运用,封装设计已成为微波多芯片组件技术中的一项重要技术。文章介绍了一种用于异型微组装微波组件的可拆卸封装技术。这种方法通过设计一种带冠的薄壁盖子,采用倒扣软钎焊的方式,来实现异型微波的可拆卸密封技术。     

雷达信标源中频处理模块的设计与实现

介绍了雷达信标源的结构组成及功能,提出了中频信号处理模块的总体设计方案,并对中频信号处理部分的距离延时和多普勒移频2个核心模块进行了FPGA的硬件设计和实现。时延模块采用了QuartusⅡ软件的原理图法进行设计,移频调制模块基于DSP Builder工具平台进行设计。仿真测试结果表明,设计实现的中频信号处理模块方案原理正确,达到了设计的要求。     

基于光传输的精密标准延时模块设计

该文在分析了基于光传输的延时系统原理的基础上,介绍了精密标准延时模块的组成。对模块的发射、传输、接收和放大等组成部分进行了理论分析和实际设计,重点讲述了光纤链路及逻辑控制的设计和实现。介绍了该模块时延特性测试系统的组成和搭建,并通过矢量网络分析仪对设计完成的光延时模块实物进行标准延时测试,分析对比测试结果,得出测量误差,并分析误差原因。该模块的实现为某系统的自校准提供了标准延时参考,同时可作为便捷有效的溯源手段。     

一种家用无线防盗系统的实现

为了能实现家用无线防盗的目的,设计了一种基于Zigbee技术和红外探测技术的家用无线防盗报警系统。系统总体主要由传感器节点模块、协调器节点模块和报警模块构成。选用CC2430作为主控芯片,对硬件系统中的传感器节点模块、协调器节点模块和报警模块进行了设计,并给出了协调器模块和传感器模块的程序流程图。试验结果表明,系统运行稳定可靠,安装方便,功耗低,具有较高实用价值。     

基于北斗通信的小型无线信标机设计

针对短时目标物定位需求,提出了一种基于北斗通信的小型无线信标机设计方法。该信标机由北斗通信模块、定位模块、数据处理模块和电源管理模块组成。利用定位模块实现精准定位,北斗通信模块将定位信息通过北斗卫星发送至接收终端,地面人员根据信息可快速锁定目标物位置。本设计以电源管理模块和北斗双SIM卡切换通信为核心,在保证了系统高可靠性的同时,实现了各模块的低功耗化,极大提高了短时条件下目标物定位能力。