基于RapidIO和存储映射的高速互连网络

分析当前高速互连网络中同时存在的TCP/IP, GAMMA, InfiniBand, SCI等技术的实现机制,介绍RapidIO高性能总线技术。研究RapidIO协议和MPC8548处理器的相关技术,提出在RapidIO高速互连网络中实现存储映射的通信技术解决方案。     

一种基于RapidIO的虚通道管理方法

分析嵌入式系统通信需求及RapidIO总线通信特点,融合机架内RapidIO网络管理技术,提出了一种适用于大规模嵌入式异构平台的RapidIO虚通道管理方法,利用Zynq芯片作为管理节点,建立RapidIO虚通道。为资源池系统提供了机架内节点高速通信的能力,且为嵌入式系统的通信扩展提供了强力支撑。     

新型总线技术——RACEway和RapidIO概述

从传统的总线技术开始，主要介绍了两种新型的总线技术：RACEway和RapidIO及二者的比较，并探讨了其在实时应用系统中的未来发展趋势。     

Linux下RapidIO子系统的分析与实现

针对Linux驱动设计,提出Linux下RapidIO总线驱动的分层结构,其中包括全局层、总线层和设备层,并对每层进行阐述。实现Linux下RapidIO端设备驱动和基于RapidIO总线的全局共享存储,给出其关键实现流程和接口函数,并对全局共享存储实现进行分析,通过对实验数据进行分析得出RapidIO传输的高效性。     

基于 RapidIO 总线通信系统交换单元的设计与实现

在数字通信系统中,数字处理器速度越来越高,总线瓶颈问题日益突出;同时单板的小系统集成度越来越高,并行总线布线复杂度过高等问题也日益突出。通过引入新的总线技术-RapidIO总线技术,来解决上述问题。RapidIO总线技术应用的关键在于其交换结构的设计,从交换模式、交换芯片、交换单元结构及配置方案等方面入手,设计出RapidIO总线的一种交换结构。从硬件和软件两个方面对采用该种结构的交换单元进行实现。     

面向RapidIO控制器与片上网络的转换接口设计

随着嵌入式处理器性能的不断提升,传统的并行总线互联方案已不能满足日益增长的带宽需求。RapidIO技术缓解了传统互联总线性能缓慢增长和处理器性能高速发展之间的矛盾,同时,片上网络也已成为多核体系结构中最常用的互联结构。为了实现两者之间的数据交互,设计了一种面向RapidIO控制器与片上网络的转换接口,可实现RapidIO控制器的AXI协议到片上网络内部包传输的转换,满足RapidIO设备读/写操作的需求。仿真结果表明,转换接口功能正确、完整,符合设计要求。     

PCI转RapidIO桥的设计与实现

当前大量的处理器都支持PCI总线,为了将其通过RapidIO网络集群到一起,提出开发PCI转RapidIO桥的设计思想。介绍PCI总线与RapidIO网络技术,给出PCI转RapidIO桥在FPGA上的具体实现及其软件编程模型,结果证明,该设计能有效满足用户的应用 需求。     

多核DSP系统高速传输核心的IP设计

针对现代高性能嵌入式系统对高速数据传输的应用需求,RapidIO高速串行总线作为新一代嵌入式系统互联总线,具有高速度、低延时、高可靠性等特性,能够很好地适应嵌入式多核DSP系统高速数据传输的要求。本文介绍了互联总线的发展过程,分析了高速串行RapidIO协议特点,针对多核DSP领域嵌入式系统的要求,给出了基于串行Ra-pidIO总线互联的核心IP设计。     

RapidIO高性能通信中间件设计

针对RapidIO总线互联系统中网络节点间高效端对端通信功能的缺失,实现了基于消息机制的RapidIO通信中间件,以虚通道的方式为应用提供数据传输功能。虚通道采用HOST节点集中控制的管理方式,易于实现系统功能的迁移与重构。实物环境中的带宽、时延测试表明,RapidIO通信中间件具有很高的传输效率。     

基于FPGA的RapidIO总线接口设计与实现技术

为了适应新的数字信号处理技术的发展,采用FPGA实现技术设计了串行RapidIO高速串行传输接口,实现了DSP与FPGA之间、FPGA与FPGA之间的高速数据传输,详细介绍了本地端点设备访问和远端设备访问的时序设计过程。对RapidIO总线的性能指标进行了测试,试验表明,在1lane、全双工模式下,数据传输速率可达243MB/S,突破了以前DSP的外部接口总线的传输速度瓶颈。     

一种VESA转RapidIO接口的设计与实现

在现代通信技术中,为了提高VESA视频数据的传输和处理速率,VESA视频数据通常要通过高速串行总线Ra-pidIO传输到主机或DSP中。因此,传输时必须在VESA接口和RapidIO接口之间添加时序转换电路。为了解决传统方法中通过时序转换电路直接进行时序转换所带来的设计复杂、可移植性差等问题,文中基于应用需求,提出一种用DPRAM将VESA接口与RapidIO的DMA接口隔离的架构,设计并实现了一种VESA到RapidIO接口的转接桥,以满足二者之间的通信需求。功能仿真和工程实践表明,该转接桥工作稳定,性能良好,较好地满足了应用需求。     

一种RapidIO网络路径分配策略

分析了Linux内核中RapidIO网络路径分配的机制,针对其在负载均衡方面存在的不足,设计并实现了一种基于A星算法的路径分配策略.通过在硬件环境中的测试结果表明,该策略可以有效地降低网络拥塞概率,提高网络传输效率.     

基于RDMA的Rapidl0用户态通信接口实现

作为一款高性能的嵌入式互联协议,RapidIO支持RDMA操作以获得高性能.目前,针对RapidIO通信接口只有以太网模拟器,这种实现机制限制了RapidIO通信性能的发挥.参考国内外基于RDMA的通信协议实现方法,并结合RapidIO互联协议的特点,提出了一套基于RDMA技术的RapidIO用户态通信接口实现方法.在此基础上,验证了通信接口的性能并对实现方案进行了多种优化.经比较,实现的RapidIO通信接口数据吞吐量是目前所有已知的RapidIO通信接口中最高的.     

一种基于RapidIO接口的嵌入式系统

针对嵌入式系统的高速通信需求,提出一种基于RapidIO接口的嵌入式系统,该方案以Xilinx的FPGA以及PowerPC嵌入式CPU为平台,建立RapidIO IP核与嵌入式系统的硬件和软件接口,对其功能进行验证.给出硬件结构图及关键部分的设计思路.采用逻辑仿真与物理仿真证明了方案的有效性.     

I/O互联技术及体系结构的研究与发展

I／O互联技术及体系结陶正在发生重大变革,相继涌现了一系列新兴高性能I／O互联技术,包括PCIExpress、RapidIO、HyperTransport以及InfiniBand。该文对它们分别予以研究介绍,针对各自的体系结构、技术特性和应用领域,分别提出了一种合理的系统结构方案。并对这几种I／O互联技术的主要技术特性进行了简要而全面的比较,分析了I／O互联技术及体系结构的现状与发展趋势。     

CPS1432交换芯片的串行RapidIO互连技术

RapidIO技术是世界上第一个、也是目前唯一的嵌入式系统互连国际标准(ISO/IEC18372),串行RapidIO是针对高性能嵌入式系统芯片间和板间互连而设计的。本文介绍了CPS1432交换芯片与P2020组成的星型拓扑网络结构,包括硬件设计方案和软件设计要点,对高性能嵌入式互连设计具有很好的借鉴意义。     

高速串行总线RapidIO与PCI Express技术分析比较

传统的分层共享总线已无法满足未来高性能嵌入式系统的I／O性能需求和快速高效的信号处理和数据传输。系统内的不同组件之间的彼此通信的速率已成为制约嵌入式系统性能提高的瓶颈。为了缓解I／O瓶颈问题,I／O技术及体系结构发生重大变革,使新型互联技术不断涌现,如PCIExpress,RapidIO等。本文主要对这两种串行总线技术分析比较。     

串行RapidIO验证模型

片上系统设计中大量使用IP核,其验证是整个系统设计的关键.串行RapidIO(SRIO)定义了器件间的全双工串行链路,物理上每个方向使用单向差分信号,因此SRIO核的验证存在一定的难度.该文基于PCI-RapidIO桥的设计与实现,建立了SRIO的验证模型,包括功能仿真模型、硬件验证模型和互操作性验证模型,为SRIO核的验证提供了思路,并建立了SRIO的仿真环境平台和FPGA硬件验证平台.     

一种RapidIO IP核的设计与验证

RapidIO总线是第三代总线的代表,是处理器之间实现互联的最佳选择。但国内对于此技术的研究尚处于起步阶段,使用者也多以购买国外成熟IP为主。文中基于RapidIO V1.3协议,介绍了一种RapidIO总线的设计和实现方法,之后对其进行了全面的虚拟平台测试和FPGA平台测试。测试结果表明,该RapidIO总线符合RapidIO V1.3协议,且设计实现方式简单,复用性好,可以作为RapidIO接口方便地应用于FPGA和芯片设计中。