电阻耦合型神经MOS晶体管及其差分四象限模拟乘法器

电阻耦合型神经 MOS晶体管是在电容耦合 (浮栅 )型神经 MOS晶体管基础上提出来的 ,它克服了电容耦合型神经 MOS晶体管中由于电容耦合而产生的缺点。文中介绍了电阻耦合型神经 MOS晶体管的基本结构和特点 ,并将它应用于差分四象限模拟乘法器     

一种低压BiCMOS四象限模拟乘法器的设计

提出了一种结构简单的采用 Bi CMOS线性区跨导和输入预处理电路的低压 Bi CMOS四象限模拟乘法器 ,详细分析了电路的结构和设计原理。设计采用典型的 1.2 μm Bi CMOS工艺 ,并给出了电路的 SPICE模拟结果。模拟结果表明 ,当电源电压为± 3V时 ,功耗小于 2 .5m W,线性输入电压范围大约± 2 V。当输入电压范围限于± 1.6 V时 ,总谐波失真和非线性误差均小于0 .8% ,- 3d B带宽大于 110 MHz。     

钟控神经MOS晶体管的建模及其电路仿真

神经 MOS晶体管 (简称 Neu MOS)是最近才发明出来的一种高功能度的多输入多阈值的新型 MOS器件。在其十年的发展历程中 ,一些新型结构又被陆续提出 ,以期获得更加优越的性能。文中建立了一种新型Neu MOS即钟控 Neu MOS晶体管的 PSPICE子电路模型 (库 ) ;并利用该模型对由钟控 Neu MOS晶体管构建的电路进行了实时模拟 ,模拟结果与电路特性的实测结果有很好的吻合 ,因此可证明建立的子电路模型 (库 )可用于钟控 Neu MOS晶体管电路的设计和模拟验证。     

全MOS管组成的模拟四象限CMOS乘法器

介绍建立于ＭＯＳ管平方特性，由２８个ＣＭＯＳ管组成的四象限ＣＭＯＳ模拟乘法器。以Ｐ阱ＣＭＯＳ工艺制备的电路在电源电压１／３动态范围内，有最大线性误差小于２％的特性，乘法器带宽为６２ｋＨｚ，在±５Ｖ电源电压下，功耗为５ｍＷ，芯片面积为０．４７ｍｍ２。     

一种CMOS四象限模拟乘法器的设计

本文提出了一种CMOS四象限模拟乘法器。这种乘法器基于MOS晶体管的电流-电压平方关系,采用线性MOS跨导器、悬浮电压发生器和线性MOS电阻完成乘法运算。这种乘法器具有单端输出电压和较好的温度特性。文章比较详细地介绍了电路特点和工作原理,分析了电路的温度性能,并给出了SPICEⅡ的模拟结果。     

一种新型低压COMS四象限模拟乘法器

提出了一种采用有源衰减器和全差分电流传输器(FDCCⅡ)为核心的新型低压CMOS四象限模拟乘法器.PSPICE仿真表明,当电源电压为±1.5 V时,电路功耗小于75μW.该乘法器电路具有较好的线性输入范围,达到±1 V,当输入电压范围限于±0.8V时,非线性误差小于0.6%,-3 dB带宽约为10 MHz.     

一种低压高线性CMOS模拟乘法器设计

提出了一种新颖的CMOS四象限模拟乘法器电路．该乘法器基于交叉耦合平方电路结构,并采用减法电路来实现。它采用0．18μmCMOS工艺,使用HSPICE软件仿真。仿真结果显示,该乘法器电路在1．8V的电源电压下工作时,静态功耗可低至80μW,其线性输入范围达到±0．3V,-3dB带宽可达到1GHz,而且与先前低电压乘法器电路相比,在同样的功耗和电源电压下,具有更好的线性度。     

一种结构简单的低压CMOS四象限模拟乘法器

提出了一种结构简单、采用有源衰减器的低压ＣＭＯＳ四象限模拟乘法器。详细分析了电路的结构和设计原理,给出了电路的ＰＳＰＩＣＥ模拟结果。模拟结果表明,当电源电压为±１．５Ｖ时,功耗小于８０μＷ,线性输入电压范围约为±０．５Ｖ;当输入电压范围限于±０．３Ｖ时,非线性误差小于１．３％;－３ｄＢ带宽约为３．２ＭＨｚ。该乘法器电路可应用于低压模拟信号处理电路中。     

模拟乘法器的宏模器

本文提出了一个由构造法建立的模拟乘法器的宏模型，该模型可以模拟乘法器的动态特性、静态特性与非线性特性的十几种特性参数，并且电路简单，是一个比较全面而实用的模型。     

集成CMOS四象限模拟乘法器

给出了一种CMOS型四象限模拟乘法器,该乘法器采用有源衰减器结合吉尔伯特单元结构.利用基于CSMC的0.6μm n阱2p2m工艺SPICE BSIM3V3 MOS模型(level=49)进行仿真,采用单电源5V电压供电.利用HSPICE仿真并给出了仿真的结果及版图实现.     

神经MOS晶体管

神经ＭＯＳ晶体管是１９９１年发明出来的一种具有高功能度的多输入栅控制的浮栅ＭＯＳ器件。本文介绍了它的基本结构和特点,论述了这种新哭喊 件及其电路的国外研究现状、研究趋以及笔者所完成的研究工作。     

MOS晶体管的阈值电压不匹配特性

集成电路中器件的匹配性对于模拟电路和数字电路的设计有着很重要的影响,而现在重要的是还缺乏精确的器件匹配的模型。在模拟集成电路设计中,MOS管阈值电压的匹配特性对集成电路尤其是电流Ids的大小有着重要的影响。基于短沟道系列模型,MOS氧化层中的固定电荷和杂质原予服从泊松分布,分析了NMOS和PMOS器件不匹配的物理原因,并验证σVT/VT遵循与1/(?)成比例的结论。     

一种基于动态阈值NMOS管的1．2V模拟乘法器

基于CSMC0．6μm DPDM CMOS工艺进行设计,利用4个动态闽值NMOS和2个有源电阻实现了一种1．2V低功耗模拟乘法器电路,既节省了输入晶体管数目,又节省了偏置晶体管和偏置电路．1．2V模拟乘法器的输入信号VinA的频率为5MHz,信号峰峰值为1．0V,输入信号VinB的频率为100MHz,信号峰峰值为0．5V时,输出信号Vout的峰峰值为0．35V,一次谐波和三次谐波的差值为40dB．1．2V模拟乘法器输出信号的频带宽度为375MHz,平均电源电流约为30μA,即动态功耗约为36μw,适合于便携式电子产品和带宽要求不太高（400MHz以下）的场合．     

基于MOS晶体管的低频功率放大器设计与实现

功率放大器是＂电子技术＂课程中一个重要内容。本文结合第九届全国大学生电子设计竞赛,介绍了一种由分立的大功率MOS晶体管实现的低频宽带功率放大器系统设计。该系统由阻抗匹配电路、前置放大电路、低通滤波电路、带阻滤波电路和功率放大电路组成。测试结果表明设计满足指标要求。     

Low Voltage High-Speed CMOS Square-Law Composite Transistor Cell

A new low voltage high-speed CMOS composite transistor is presented. It lowers supply voltage down to |V _t |+2 V _ds,sat and considerably extends input voltage operating range and achieves high speed operation. As an application example, it is used in the design of a high-speed four quadrant analog multiplier. Simulations results using MOSIS 2 m N-well process with a 3 V supply are given.     

一种基于神经元MOS的直扩匹配滤波器新结构

鉴于神经元MOS晶体管的多输入信号控制以及可变阈值等特点,本文提出一种基于神经元MOS的直接序列扩频(DS)通信系统中匹配滤波器的新结构,并对其进行了MATLAB结构验证和HSPICE电路仿真。与我们前期提出的基于神经元MOS的匹配滤波器相比,新结构的匹配滤波器提高了抗干扰能力,简化了电路结构。     

基于多值逻辑方法的二值神经元MOS电路设计技术

提出一种通过引入多值求和信号指导设计二值神经元MOS电路的方法.对每个神经元MOS管的逻辑功能均采用传输开关运算予以表示.在此基础上设计了实现常用二变量逻辑函数的神经元MOS电路和全加器等电路.采用所提出的方法综合得到的电路结构十分简单,而且很容易确定各耦合电容之间的取值比例.设计结果同时表明,利用浮栅电压信号易于实现求和的优点,通过引人求和辅助变量可显著简化对电路的综合过程.采用TSMC0.35μm双层多晶硅CMOS工艺参数的HSPICE模拟结果验证了所提出设计方案的正确性.     

一种基于动态阈值NMOS的1.2 V CMOS模拟乘法器

分析了以动态阈值NMOS晶体管作为输入信号的输入晶体管,利用4个动态阈值NMOS和2个有源电阻设计和实现的一种1.2 V低功耗CMOS模拟乘法器电路。该电路具有节省输入晶体管数目、偏置晶体管和偏置电路,以及性能指标优良的特点。其主要参数指标达到:一、三次谐波差值40 dB,输出信号频带宽度375 MHz,平均电源电流约30 μA,动态功耗约36 μW。可直接应用于低功耗通信集成电路设计。