一种基于PC104计算机的波控系统设计

相控阵雷达波控系统的主要功能是实现天线波束指向的控制。论述了由PC10 4计算机构成的波控系统 ,其相位计算和控制由软件实现 ,具有简单、灵活的特点 ;重点介绍了该波控系统的原理、组成及性能。此外 ,还介绍了一种新的定量检测相控阵雷达天线移相单元的方法 ,使系统的检测、维护、诊断有了可靠的依据。对有限相控阵雷达天线系统有很好的通用性 ,通过积木式组合 ,也能适应大型相控阵天线系统的要求     

基于并行总线分布式波控系统的实现

随着相控阵雷达技术的发展，大型有源相控阵雷达的天线阵列面大、T／R组件数目多达几百、几千个，对如此众多的T／R组件实现快速、准确的波束控制，给波控系统的设计带来了新的难度。介绍了一种基于并行总线接口技术分布式控制的波控系统的设计方法，解决了布相时间短、波束切换快、实时校正补偿、BIT自动检测等多项工程难题。     

宽带相控阵雷达的波控系统设计

宽带相控阵雷达要求波控系统不仅能完成窄带方式下的移相控制,还应具有宽带方式下的延时控制,实现雷达系统高分辨探测.文中采用了"广播式传输、分布式运算"的波控系统方案,设计了基于数字信号处理器(DSP)的波束控制器,完成波束的实时运算和相位控制,在子阵级和单元级实现了宽带方式下延时控制算法,并在工程上得到了验证.     

基于光通信技术的相控阵雷达波控系统设计

本文针对相控阵雷达波束扫描特点,提出了一种基于光通信技术的波控系统设计方案,对远程时序信号光传输、时钟同步信号光传输、交叉点矩阵开关等技术以及波束形成和单元校正算法进行了描述,详细介绍了系统的同步设计,为光通信技术在大型相控阵系统中的更广泛应用提供设计参考。     

基于FPGA的相控阵雷达波控系统设计

为了解决目前相控阵雷达波控系统的处理速度问题，提出了一种基于FPGA的雷达波控系统设计方法。阐述了如何利用DSP Builder设计波控系统运算模块，并对设计过程中关于资源优化和算法改进等问题进行了详细介绍，最后通过对仿真结果深入分析和对比发现，该系统完全满足现有大型平面相控阵雷达波控系统的速度要求，具有一定的普适性和推广价值。     

高速串行传输在雷达波控系统中的应用

针对相控阵雷达波控系统的特点 ,介绍了一种基于CY7B92 3 /93 3芯片的高速串行传输接口 ,以往的RS 485、RS 42 2传输模式 ,由于其传输速率太低已不能满足系统的要求 ,而高速串行传输方式具有上百兆的传输速率及高稳定可靠性等特点 ,将在波控系统的信号传输设计中广泛应用。文章详细分析了这组高速传输芯片的内部结构、传输机理及几种工作方式的比较 ,并讨论了这种传输方式在相控阵雷达波控系统数据传输接口中所具有的有效减少阵面走线 ,提高波束转换时间的优势     

基于并行LVDS总线的分布式波控系统设计

针对相控阵雷达的特点,提出了一种基于并行LVDS总线的分布式波控系统设计方案,介绍了该波控系统的原理、组成及性能,重点分析了并行LVDS总线的特点及其实现过程,并讨论了由这种总线方式所带来的系统各方面的改进,包括提高信号传输速率,实现波束快速转换,有效减少走线,提高系统可靠性等。     

相控阵雷达波控系统的设计

讨论了相控阵雷达波控系统的设计。应用查表法完成波束控制.通过模块化设计组合使系统简洁实用,而远程调试监控系统具有良好的通用性。     

相控阵雷达分布式波控系统设计

讨论了相控阵雷达波控系统的设计方法及相关问题 ,针对波控的特点研制了专用大规模波控集成电路 ,实现了大型相控阵雷达体积小、控制灵活、可靠性高的高速分布式波控系统     

现代相控阵雷达天线波控技术研究

本文介绍了相控阵雷达天线波控系统的功能、原理、特点。并根据雷达技术的发展介绍了一种典型的现代相控阵波控系统的方案,同时汇总了一些在工程上会出现的难题并给出了相应的解决办法,最后指出了波控技术的发展趋势。     

基于高速串行总线的可重构信号处理机

介绍了一种基于高速串行总线的机载火控雷达可重构信号处理机的设计与实现,以及高速串行总线的技术优势,分析了机载火控雷达可重构并行信号处理机系统互连的需求,讨论了处理机的系统架构、串行总线协议、串行总线端点和链路管理器的设计实现和总线错误监测及处理方法。该处理机不仅有效解决了数据传输的瓶颈问题,而且实现了数据传输拓扑结构的可重构,提高了信号处理系统的灵活性和可靠性。     

高速图像串行总线传输

针对图像测量中高速图像数据传输问题,提出采用串行数据传输方式代替并行数据传输方式,并介绍2种可用于图像传输的高速串行总线传输方式,分析他们各自的特点和工程应用中所需注意的问题。通过实验表明,这2种串行总线传输方式都可以很好地满足图像数据高速、可靠、长距离传输的要求。     

RapidIO高速串行总线的信号完整性测试

介绍了高速串行总线信号完整性测试的关键概念,主要包括抖动及分离、眼图、误码评估和码间干扰、测试误差控制等,结合实际RapidIO串行系统应用给出了测试结果,并采用抖动谱等方法对相关指标进行了详细分析。     

基于软件无线电的嵌入式系统总线研究及应用

介绍了软件无线电传统的嵌入式系统并行总线传输方式,分析了高速串行总线相对于 并行总线的优势,比较了当前常用的几种高速串行总线的优劣,指出了RapidIO总线是当前 软件无线电嵌入式系统一种良好选择。同时,通过某项目应用,实现了RapidIO总线高速组 网以及系统开放、可扩展、可重构等性能。     

一种高速双通道串行总线接口

本文描述了一种用于实时多机系统的高速双通道串行总线接口,能在两条总线上同时通讯.通讯与CPU工作并行,具有效率高,实时性强,电路简单之优点.     

数据通信总线技术的现状与未来发展趋势

文章结合中兴通讯ZXR10数据产品中通信总线实际应用情况,阐述了各种数据通信总线的工作时钟频率范围、带宽范围以及它们各自的优势和缺陷.文章认为并行总线由于自身缺陷,已经不适合进行高速传输,高速串行点对点连接将代替传统的并行接口;数据交换也不再是简单地通过驱动电路和并行数据线进行,而是通过特殊的串行高速总线连接;传统的在一条总线上同时挂载多个设备的模式正逐渐消亡,总线功能已被一个集中式的交换模块取代,而交换模块和各个设备都是通过高速串行点对点的方式进行连接.     

基于SRIO总线的数字信号处理系统的实现

高速数字信号处理系统及其内部数据的交换通常需要很高的数据传输速度,传统的PCI并行总线由于传输速度受限难以满足实际需求。RapidIO总线采用点对点包交换技术,具有高宽带,低延迟及高可靠性等特点,为系统内部高速互连提供了很好的解决方案。该文通过对该协议的研究,掌握了实现该协议的关键技术,并采用RapidIO技术,提出了基于串行RapidIO的数字信号处理系统框架,并运用StratixⅡ系列FPGA芯片及Tsi578芯片实现该系统。     

基于FPGA的高速同步串行总线设计

为了实现高速同步串行总线设计,提出了基于FPGA使用硬件描述语言实现同步串行总线通信的方法,同时在工程应用中验证了其高速率和高可靠性的总线传输特性,为提高SRU(场内可更换单元)级之间总线速率提供参考。