用于带有片上时钟的窄带低中频接收机的自适应数字校准技术

Digital calibration and control techniques for narrow band integrated low-IF receivers with on-chip frequency synthesizer are presented.The calibration and control system,which is adopted to ensure an achievable signal-to-noise ratio and bit error rate,consists of a digitally controlled,high resolution dB-linear automatic gain control（AGC）,an inphase（I） and quadrature（Q） gain and phase mismatch calibration,and an automatic frequency calibration（AFC） of a wideband voltage-controlled oscillator in a PLL based frequency synthesizer.The calibration system has a low design complexity with little power and small die area.Simulation results show that the calibration system can enlarge the dynamic range to 72 dB and minimize the phase and amplitude imbalance between I and Q to 0.08° and 0.024 dB,respectively,which means the image rejection ratio is better than 60 dB.In addition,the calibration time of the AFC is 1.12 μs only with a reference clock of 100 MHz.     

一种用于短距离器件的433/868 MHz的带I/Q校准的低中频接收机

A receiver for SRDs implemented by the 0.35μm CMOS process is presented. The receiver, together with the ADC, power amplifier （PA）, frequency synthesizer and digital baseband has been integrated into a single chip solution. Low cost and low power requirements are met by optimizing the receiver architecture and circuit topology. A simple mixed-signal mode I/Q imbalance calibration circuit is proposed to enhance the IRR （image rejection ratio） so as to raise the BER. From a single 3 V power supply, the receiver consumes 5.9 mA. The measurement result shows that the receiver achieves reference sensitivity of-60 dBm and a control gain of 60 dB. The S11 reaches -20 dB at 433 MHz and -10 dB at 868 MHz without off-chip impedance match network. The die area is only 2 mm^2 including the bias circuit.     

基于65nm CMOS用于导航接收机的2mW 50dB范围宽带混合AGC设计

实现了一种用于导航接收机的低功耗宽带混合自动增益控制(AGC)环路。I/Q路中单个AGC由四级可编程增益放大器(PGAs)、差分峰值检测、两个比较器、控制算法逻辑、译码器和参考电压源组成。除了能由AGC环路控制外,PGA的增益也能通过SPI接口由片外数字基带处理器控制。为获得低功耗和噪声,采用一种改进的源简并放大器,且I/Q路间的相位失配能以0.2?精度在?5?范围内校准。整体电路用65nm CMOS实现,测试的PGA总增益为9.8dB~59.5dB,平均步进为0.95dB,且仿真带宽超过110MHz。从射频放大器RFA输入端口加功率-76.7dBm~-56.6dBm跳变的80% AM信号,测试建立时间约为180μs,且随着时钟频率加倍减小到90μs。单个AGC用2.5V电源供电时消耗约0.8mA电流,占用750?300μm2芯片面积。     

正交调制器的校准设计

在当前许多复杂调制射频信号源中,随着数字基带信号越来越多的加入．需要正交凋制器将其调制到需要的载波信号上。正交调制器原理简单：将生成好的I/Q两路基带信号调制到两路正交的载波上,合路后输出。但是在实现时,想获得好的指标就需要考虑载波相位误差,I/Q基带信号幅度不平衡以及载波泄漏等问题。文章给出了一种正交调制器的校准方案,可以减少和模拟以上三种现象造成的调制误差,并给出自动校准和手动校准两种方法。     

低中频接收机I/Q不平衡的数字估计和补偿

相对于传统的超外差式接收机,低中频接收机由于不需要镜像抑制滤波器、中频滤波器等片外大体积昂贵器件,因而系统设计可以更加灵活,体积更小,成本更低,集成度更高。低中频接收机采用I/Q下变频进行镜像分离,但模拟前端I/Q不平衡导致的镜像抑制不足问题却是其一大缺点。本文提出了一种利用测试信号数字估计和补偿I/Q不平衡的方法来提高镜像抑制能力。仿真结果表明,在幅度不平衡不大于10%和相位不平衡不大于10°时,经补偿后的镜像抑制比能够达到50d B以上。     

基于FPGA的大动态数控AGC系统设计

自动增益控制(AGC)是接收机的重要问题,传统模拟实现精度不高、灵活性差、调试复杂。介绍了一种大动态数控AGC实现方法,直接累加均方值估算信号功率,经对数运算后与参考值比较,得到对应需放大或缩小的功率值,通过查表再反馈控制前端,全过程由程序控制实现,执行元件为DVGA芯片AD8370。仿真及实测结果表明,该方法对信号功率变化响应迅速、控制精度较高,且适合FPGA实现,动态范围可达70dB。     

雷达数字接收机中的中频带通采样和数字I/Q解调及其实现

带通采样技术是实现微字接收机的关键技术。数字接收机的载频和带宽影响其采样和处理的形式.本文首先较为详细地讨论了带通采样理论,然后在此基础上提出了两种采样形式的数字接收机的设计方案.     

基于单位取样响应移位的采样时间差消除方法

本文提出了一种工程上实用的采样时间差消除方法--单位取样响应移位法.该方法将采样时间差的消除过程与后续的数字信号处理结合起来,相当于零计算量完成了采样时间差的消除过程.结合LFM信号的匹配滤波过程,验证了该方法的性能.给出了基于该方法的正交解凋结构设计,新的结构优化了基于LFM信号的数字正交解调处理流程,节省了硬件资源与处理时间,易于工程实现.在性能允许的前提下,适合于大时宽带宽LFM信号的直接中频采样数字正交解调.     

零中频处理缺陷分析及改进初探

在电子战系统中为了拓展信号处理带宽越来越多地采用I／Q变频体制,但是,在IQ变频体制中,当变频后的中频信号频率接近零时,信号检测和处理存在一些困难,有可能使系统性能下降。文章分析了IQ变频体制中零中频点对信号截获和干扰的影响,提出了改进措施,并对其可行性进行了分析,在改进零中频处理缺陷方面进行了有益的探索。     

短波宽带大动态射频信道的设计

根据现代电子侦察系统的要求,结合现有的工程实现技术,研制了短波宽带数字侦察接收机。讨论了适用于大动态、高线性的射频信道的电路结构及性能特点。综合考虑了接收机的噪声系数、增益和动态范围,仔细选择所有元器件,研究了射频信道各部分的指标分配与整机性能指标优化设计,提出了自动增益控制扩展总动态的实现方案。在接收机高线性和大动态范围的设计与具体电路实现上具有一定的创新与独到之处。实验证明接收机具有85dB的动态范围,满足短波宽带电子侦察系统设计指标要求。     

船载C频段测控雷达动态范围扩展方法研究

动态范围是表示雷达接收机整体性能的一个重要指标,对测控雷达来说,其大小决定着雷达系统的测控距离和抗干扰能力.在对接收机及其数字化方式进行讲述的基础上,对C频段测控雷达接收机的动态范围的扩展方法进行了研究,分析了该类型接收机的基本原理,动态范围的含义,以及影响动态范围的因素,最后提出了扩展动态范围的几种方法.     

一种用于短距离器件的带自校准的Σ-Δ分数分频频率综合器

介绍了一种应用于433/868MHz频段短距离器件的分数分频频率综合器. 采用带自适应频率校准的宽带压控振荡器来覆盖要求的频段,并采用3位量化、3阶的Σ-△调制器来实现分数分频和改善锁相环的带外噪声. 测试结果表明,自适应频率校准能够正常工作,压控振荡器的频率调节范围为1.31~1.18GHz,在3MHz频偏处的带外噪声为-139dBc/Hz,分数毛刺低于-60dBc. 芯片采用0.35μm CMOS工艺,芯片面积仅为1.8mm2,功耗仅为57mW.     

一种用于短距离器件的带自校准的∑-Δ分数分频频率综合器

介绍了一种应用于433/868MHz频段短距离器件的分数分频频率综合器.采用带自适应频率校准的宽带压控振荡器来覆盖要求的频段,并采用3位量化、3阶的Σ△调制器来实现分数分频和改善锁相环的带外噪声.测试结果表明,自适应频率校准能够正常工作,压控振荡器的频率调节范围为1.31～1.18GHz,在3MHz频偏处的带外噪声为-139dBc/Hz,分数毛刺低于-60dBc.芯片采用0.35μm CMOS工艺,芯片面积仅为1.8mm2,功耗仅为57mW.     

一种用于短距离器件的带自校准的∑-Δ分数分频频率综合器

介绍了一种应用于433/868MHz频段短距离器件的分数分频频率综合器.采用带自适应频率校准的宽带压控振荡器来覆盖要求的频段,并采用3位量化、3阶的Σ△调制器来实现分数分频和改善锁相环的带外噪声.测试结果表明,自适应频率校准能够正常工作,压控振荡器的频率调节范围为1.31～1.18GHz,在3MHz频偏处的带外噪声为-139dBc/Hz,分数毛刺低于-60dBc.芯片采用0.35μm CMOS工艺,芯片面积仅为1.8mm2,功耗仅为57mW.     

一种2.5Gb/s CMOS宽动态范围光接收机模拟前端电路

基于55nm CMOS工艺,设计了一种具有宽动态范围的2.5Gb/s光接收机模拟前端电路。作为光接收机的输入级电路,为了获得低噪声和高灵敏度性能,跨阻放大器(TIA)基于三级反相器级联结构,同时采用双自动增益控制(DAGC)电路来扩大输入信号的动态范围。为了提高增益,引入后置放大器,包括电平转换电路和三级差分放大电路,同时利用电容简并的方法来进一步拓展带宽,最后进行缓冲器输出。测试结果表明,在误码率为10-12的情况下,光接收机的输入灵敏度为-26dBm,过载光功率为3dBm,动态范围达到29dBm。光接收机在3.3V供电电压下,电流功耗为36mA,整体芯片面积为1176μm×985μm。     

基于信道化架构的宽带I/Q不平衡校准技术

零中频接收机凭借其架构简单、易于集成等特点已被广泛应用于通信系统和雷达系统,为未来雷达通信一体化技术发展奠定了基础。然而,零中频接收机存在I/Q不平衡问题,这不仅会造成通信星座图的偏移,还会引入雷达虚假目标。现有宽带I/Q补偿方法的精度不高,且都集中于后处理,无法做到实时。因此,本文首先建立了宽带I/Q不平衡模型,并提出了一种融合信道化架构和盲估计补偿算法的宽带I/Q失衡校准技术。该技术利用信道化架构将宽带信号划分为窄带信号,并利用盲估计算法对带有镜像信号的子信道进行在线补偿。实验表明,该方法在获得高精度补偿参数的同时,完成了对宽带I/Q失衡的实时补偿。镜像抑制比达到55 dB。     

用于雷达接收机的工控机

介绍了工控机在雷达接收机中的应用,并详述了自动增益控制(AGC),自动频率微调(AFC),数据传输及接收机工作状态的显示.