X波段微带低噪声倍频器

本文介绍了阶跃恢复二极管（ＳＲＤ）倍频器的设计方法,据此设计研制了一种采用微带结构的２～１０ＧＨｚ的５倍频器。该倍频器结构简单,性能稳定可靠,测试结果表明,倍频后的相噪恶化达到理论值２０ｌｏｇＮｄＢ（Ｎ为倍频次数）。     

S波段低噪声放大器研究

本文主要在对低噪声放大器研究现状进行整体论述的基础上,结合S波段低噪声放大器原理对低噪声放大器的设计优化进行分析讨论。     

C波段GaAs单片低噪声放大器

本文介绍了C波段GaAs微波单片集成低噪声放大器的设计,给出了电路拓扑与版图设计.在3.7～4.2GHz下,研制成的两级放大器噪声系数为1～3.5dB,增益为20dB左右;三级放大器噪声系数为1.6～3.5dB,增益大于30dB.     

致冷L波段低噪声HEMT放大器

本文介绍致冷L波段HEMT放大器的设计与测量结果。室温下,放大器的最低噪声温度为34.4K,当致玲到15K时,在1.0到1.5GHz的频带内,放大器的平均噪声温度为2.1K,最低噪声温度为1.5K增益为34.8±0.7dB,反射损耗20log 1/|S_(11)|大于10dB。     

Ka波段低噪声放大器的研制

本文介绍了Ka波段低噪声放大器的设计和实验结果。     

X波段高性能低噪声放大器的设计与实现

设计并实现了一种适用于X波段(11~12 GHz)的高性能低噪声放大器(LNA),该低噪声放大器选用Ga As FET(MGF4941AL)低噪声半导体管,采用三级级联的方式设计,三级通过采用不同静态工作点之间的配合,达到降低放大器噪声提高增益的目的。利用微波电路仿真软件ADS仿真优化后加工实物并测试。测试结果表明,低噪声放大器在11~12 GHz工作频带内的噪声系数小于2dB,输入/输出驻波比(VSWR)小于2,功率增益大于30 d B,增益平坦度小于1.5 d B,适用于X波段接收机前端。     

S波段低噪声放大器仿真设计

介绍了S波段低噪声放大器(LNA)的设计原理,分析了影响放大器稳定性、噪声系数、功率传输的主要因素,运用Agilent公司的EDA软件ADS仿真设计了两级级联结构的放大器。仿真结果表明放大器在2150～2 400MHz的频率范围内,噪声系数<0.5dB,输入驻波比<1.4,输出驻波比<1.14,增益为(26.2±0.5)dB,并且在全频带内无条件稳定。     

SiGe的BiCOMS技术的S波段低噪声放大器的设计

文中介绍了一种基于锗硅BICMOS的宽带低噪声放大器的设计。此放大器工作在2.7 GHz～3.5 GHz的频带,采用0.18μm的锗硅工艺和cascode结构来增加其反向隔离度,并且使用了射极电阻负反馈和电阻并联反馈改善其带宽和线性度。仿真结果展示了其在通带范围内16.3 dB的增益和小于-10 dB的端口反射。此放大器噪声系数为2.8 dB左右,并使用5 V电源电压。     

X波段低相噪合成频率源设计

利用阶跃恢复二极管的强非线性特征和50 MHz参考源,设计出一种高效率微波梳状发生器基准信号源,并通过此信号源采用谐波双混频合成法研制出低相噪、高杂散抑制的X波段跳频频率源.主要性能参数实测结果为:输出频率7.6～8.5 GHz,频率跳频间隔50 MHz,相位相噪≤-105 dBc/Hz/1 kHz、杂散抑制≤-60 dBc.     

X波段微带低相噪三倍频器的设计

介绍了SRD(阶跃恢复二极管)三倍频器的具体设计方法,据此设计研制了一种微带结构的由S波段倍频到X波段的三倍频器,给出了该电路的印制电路图和性能指标。该倍频器具有频带宽、效率高、结构简单的特点,在宽温范围内能够稳定工作,测试结果表明倍频后的相位噪声恶化接近理论值。     

一种低相位噪声2N分频器的设计

介绍了一种低相位噪声2N分频器的设计。该电路采用0.35μm BiCMOS SiGe工艺制作。1 kHz频偏下的相位噪声为-150 dBc/Hz,大大低于传统的分频器;在-55~125℃温度范围内,电路的工作频带为20 MHz~2.4 GHz,功耗电流约40 mA。数据输入端S0、S1、S2控制电路的分频比在21~28间变化,数据输入端与TTL/CMOS电平兼容。     

低频低噪声放大器的屏蔽设计

在简要介绍噪声及干扰的基础上,详细分析了屏蔽的基本原理,进而提出一种多层屏蔽设计方法.在该测试系统中,选用6层屏蔽盒,屏蔽盒材料由外到内分别是铜和铁.实验测试表明,该方法抗干扰能力强,它为低频低噪声放大器的可靠使用和精确测量提供了保证.     

X波段低噪声放大器设计分析

针对通信系统中信噪比的改善问题,分析了低噪声放大器的电路形式,确定了器件的选取方法,阐述了低噪声放大器的设计思路,介绍了使用ADS软件进行X波段低噪声放大器的设计。利用Fujits公司的FHX13X和Transcom公司的TC1201,两级级联,并对电路进行仿真和优化,判定放大器的稳定性。通过软件修正得到最终电路设计,经过最终数据分析,总结设计过程中的关键技术。     

C波段低相噪频率合成器设计

低相噪频率合成是通信电路设计中的关键技术,在射频和微波领域应用广泛。基于混频锁相原理,介绍了一种低相噪频率合成方法。通过建立噪声模型,对影响相位噪声的主要因素进行了详细论述。结合实际应用提出了一个C波段低相噪频率合成设计方案,并对关键指标的实现和试验结果进行了分析和讨论。     

SiGe HBT超宽带低噪声放大器设计

采用ADS软件设计并仿真了一种应用于UWB标准的低噪声放大器。该低噪声放大器基于JAZZ 0.35μmSiGe工艺,工作带宽为3.1～10.6GHz。电路的输入极采用共发射极结构,利用反馈电感来进行输入匹配,第二级采用达林顿结构对信号提供合适的增益。使用ADS2006软件进行设计、优化和仿真。仿真结果显示,在3.1～10.6GHz带宽内,放大器的电源电压在3.3V时,噪声系数低于2.5dB,增益大于24dB,功耗为28mV,输出三阶交调为17dBm。     

微波再生式分频器的实验研究

介绍一种微波再生式分频器的设计与实现。再生式分频器与数字分频器相比,它的工作频率高,相位噪声和杂散指标更为优越。设计出8GHz的微波分频电路,经过2次分频,输出信号为4GHz。实验结果表明,该微波再生式分频器输出信号比输入信号的相位噪声改善了约6dB,接近理论值,杂散指标优于-80dBc。     

低相噪硅雷达射频频率源的研究与设计

分析了频率源中各个模块的噪声传递函数,确定影响近端噪声的模块分别是鉴频鉴相器-电荷泵(PFD-CP)、分频器;在默认分频器相位噪声为-158dBc/Hz,通过matlab建模推断,需要PFD-CP模块在10kHz频偏处的输入噪声达到-143dBc/Hz,才能实现频率源输出信号在10kHz频偏处相位噪声-107dBc/Hz。采用0.18μmSiGe BiCMOS工艺,设计了整块芯片,着重优化了PFD-CP模块的输入噪声,经过spectre仿真,PFD-CP模块的输入噪声为-146dBc/Hz,经过实测,输出信号在10kHz频偏处相位噪声为-108dBc/Hz,达到设计预期。     

Residual Phase Noise and Time Jitters of Single-Chip Digital Frequency Dividers

In this paper, we demonstrate the residual phase noise of a few microwave frequency dividers which usually limit the performance of frequency synthesizers. In order to compare these dividers under different operation frequencies, we calculate additional time jitters of these dividers by using the measured phase noise. The time jitters are various from~0.1 fs to 43 fs in a bandwidth from 1 Hz to 100 Hz in dependent of models and operation frequencies. The HMC series frequency dividers exhibit outstanding performance for high operation frequencies, and the time jitters can be sub-fs. The time jitters of SP8401, MC10EP139, and MC100LVEL34 are comparable or even below that of HMC series for low operation frequencies.