多相滤波数字信道化的FPGA实现

以多相滤波为基础,结合均匀滤波器组,采用50％重叠的子信道划分,提出了一种数字信道化实现方法,解决了高速实时处理与FPGA处理速度之间的矛盾,克服了信道化接收机的接收盲区.基于FPGA,提出了短波宽带数字信道化的设计思路和实现方法.仿真结果表明,该设计有较强的实用性和通用性.     

基于多相滤波简化结构的数字正交相干检波

针对传统正交相干检波方法存在镜频抑制比、数据吞吐率小以及硬件设计资源消耗大的不足，提出了一种基于多相滤波和简化加法器图结构的数字正交相干检波方法，此方法在有效改善系统正交相干检波性能的同时，提高了数据吞吐率，节省了系统实现的硬件资源。理论仿真结果和实际工程应用都验证了所提方法的有效性。     

基于多相滤波的数字接收机的FPGA实现

给出了一种基于多相滤波的数字信道化接收机的实现方法,系统的处理带宽为875MHz,解决了高速ADC与FPGA处理速度之间的矛盾。为了克服信道化接收机的接收盲区,采用信道重叠的方法,连续覆盖瞬时带宽。在信道化处理后接测频模块,可以消除虚假信号的输出和提高测频精度。整个接收机在单片FPGA中实现,能够检测同时到达的两个信号,并实时输出脉冲描述字（PDW）,经FPGA时序仿真结果验证了算法模型的正确性和有效性。     

正交相干检波的多相滤波法及其CPLD实现

正交相干检波保留了信号复包络的所有信息，因而在信号处理中得到了广泛应用。该文研究了数字正交相干检波的多相滤波实现方法并给出了基于CPLD的专用IC芯片设计，计算机仿真结果表明该方法可以满足高性能信号处理的要求。     

基于多相滤波原理的数字正交采样技术

针对传统正交采样方法存在运算数据量大,镜频抑制比小及硬件实现资源消耗大等方面的不足,分析了一种基于多相滤波结构的数字正交采样方法.首先对多相滤波法实现数字正交变换的原理进行了分析,然后根据多速率信号处理理论推导并给出了基于多相滤波结构的子滤波器的实现方法,最后,通过仿真验证了该方法的有效性.实验结果表明该方法较之传统的低通滤波法有很大的优越性.     

基于多相滤波的ILS信号的数字正交变换技术

为了尽可能多地用软件来实现仪表着陆系统（ILS）接收机的信号处理,需要对导航信号进行数字化,而基于多相滤波的数字正交变换无需正交本振,结构上也更适用于实时处理系统。介绍了ILS的工作原理及信号体制,研究了基于多相滤波的ILS信号的数字正交变换技术,通过MATLAB仿真验证了设计的可行性。     

基于多相滤波结构的信道化及FPGA实现

随着现代电子战中电磁环境的日益复杂,军用接收机需具备同时处理多个信道信号的能力,即具备全概率截获能力。信道化接收机可将一个复杂信号分成多个信道,从而方便后续处理。文中利用一种简化的结构验证了该种信道化方案的可行性,并节省了逻辑资源。     

多相滤波宽带信道化数字接收机

宽带雷达电子战数字接收机是当前国内外研究的重点,信道化接收机能够处理同时到达的多个信号并有较高的截获概率。多相滤波信道化接收机运算量小且易于实现。为克服因D倍抽取而产生的多相滤波信道化数字接收机的接收盲区,引入了重叠一半的多相滤波信道化数字接收机。利用瞬时自相关接收机,可在消除信道化接收机虚假输出的同时提高信道化接收机的测频精度。文中给出了上述数字接收机的实现方法,并通过仿真实验证明了以上结论的有效性。     

基于多相滤波的正交采样零中频数字化接收及QPSK高速解调的FPGA实现

针对高速率QPSK数据传输链系统,比较分析了数字中频接收与零中频接收的优、缺点,并提出了一种基于多相滤波的宽带中频正交采样数字零中频接收方案。基于FPGA对此数字零中频正交变换方案进行了实现和验证,同时,对一种全数字零中频QPSK信号的高速解调算法及其FPGA硬件实现进行了介绍。     

基于软件无线电多相滤波的数字正交变换技术

针对传统数字正交变换存在A/D采样速率要求比较高导致后续的数字低通滤渡成为瓶颈、运算数据量大、需要正交本振等方面的不足,提出了一种基于软件无线电多相滤波的数字正交变换技术.首先分析基于多相滤波的数字正交变换的实现理论,实现模型,然后设计由于奇偶抽取引起的多相滤波器中的两个延时滤波器,最后在MATLAB/SIMULINK下建模仿真.实验仿真结果表明,用该方法设计的正交变换满足要求.     

基于多相滤波的宽带数字接收机二次变频设计

分析了基于多相滤波结构的宽带侦察接收机中频数字信号下变频处理方法。在简要说明多相滤波结构的基础上,介绍了基于多相滤波结构的数字下变频实现方法,重点分析了一种二次变频结构,该结构可以极大简化接收机设计,且具有很大的灵活性。最后通过Simulink仿真验证了该结构的合理性和正确性。     

Polyphase Filter Approach for High Performance, FPGA-Based Quadrature Demodulation

The polyphase filter approach to quadrature demodulation is shown to be well suited for the implementation of purpose-designed wide bandwidth digital quadrature demodulators. The duplicated polyphase filter approach is introduced, as a way to increase the maximum allowable input signal bandwidth for a given implementation technology. Other algorithmic and architectural considerations specifically applicable to the realization of digital filters in low-cost Field-Programmable Gate Array (FPGA) technology are discussed. A design example suitable for processing input signals centered on an intermediate frequency of 160 MHz with a bandwidth of 45 MHz is presented. This design occupies 83% of the Configurable Logic Blocks (CLBs) in a low-cost Xilinx X4010E-3 FPGA. Additional techniques for further performance optimization are presented.     

基于DSP的多相滤波正交数字下变频

数字下变频(DDC)是中频数字接收机的关键技术,通过将宽带大数据流变成窄带低数据流,以便DSP实时处理。本文提出一种基于多相滤波结构的正交数字下变频方案,通过计算机和DSP仿真,证明了它的可行性。     

多相滤波法和低通滤波法实现正交插值的比较

正交插值可以由低通滤波法和多相滤波法来实现,文中从实现方式、采样率、滤波器方面进行了比较,使用matlab对两种方法进行了仿真分析,并在分析的基础上分别使用Xilinx公司的Virtex4 FPGA实现了两种结构.通过比较得出,多相滤波法相对于低通滤波法有很多优点:结构简单、资源占用少且易于实现.