凹陷沟道SOI器件的实验研究

本文较为详细地描述了凹陷沟道ＳＯＩ器件的结构和工艺制造技术，采用凹陷沟道技术制备的ＳＯＩ器件的性能明显优于常规厚膜部分耗尽和常规薄膜全耗尽ＳＯＩ器件的性能．采用该技术已成功地研制出沟道区硅膜厚度为７０ｎｍ、源漏区硅膜厚度为１６０ｎｍ、有效沟道长度为０．１５～４．０μｍ的高性能凹陷沟道ＳＯＩＭＯＳＦＥＴ，它与常规薄膜全耗尽ＳＯＩＭＯＳＦＥＴ相比，跨导及饱和漏电流分别提高了约４０％．     

ELO/SOI膜上短沟道MOSFET的研究

在 ELO/SOI膜上制备出了短沟道 MOSFET.电子及空穴场效应迁移率分别为 360 cm~2/V.s及 200 cm~2/V.S.PMOS及 NMOS晶体管的亚阈值斜率分别为 190mV/dec和 220mV/dec,漏泄电流为10~(-10)A/μm数量级.本文讨论了 SOI-MOSFET的器件特性.     

沟道热载流子导致的SOI NMOSFET's的退化特性

研究了沟道热载流子效应引起的SOI NMOSFET's的退化.在中栅压应力(Vg≈Vd/2)条件下,器件退化表现出单一的幂律规律;而在低栅压应力(Vgs≈Vth)下,由于寄生双极晶体管(PBT)效应的影响,多特性的退化规律便会表现出来,漏电压的升高、应力时间的延续都会导致器件退化特性的改变.对不同应力条件下的退化特性进行了详细的理论分析,对SOI NMOSFET'S器件退化机理提出了新见解.     

沟道热载流子导致的SOI NMOSFET's的退化特性

研究了沟道热载流子效应引起的SOI NMOSFET's的退化.在中栅压应力(Vg≈Vd/2)条件下,器件退化表现出单一的幂律规律;而在低栅压应力(Vgs≈Vth)下,由于寄生双极晶体管(PBT)效应的影响,多特性的退化规律便会表现出来,漏电压的升高、应力时间的延续都会导致器件退化特性的改变.对不同应力条件下的退化特性进行了详细的理论分析,对SOI NMOSFET'S器件退化机理提出了新见解.     

SiGe沟道SOI CMOS的设计及模拟

在 SOI(Silicon on Insulator)结构硅膜上面生长一层 Si Ge合金 ,采用类似 SOICMOS工艺制作成具有Si Ge沟道的 SOICMOS集成电路。该电路不仅具有 SOICMOS电路的优点 ,而且因为 Si Ge中的载流子迁移率明显高于 Si中载流子的迁移率 ,所以提高了电路的速度和驱动能力。另外由于两种极性的 SOI MOSFET都采用 Si Ge沟道 ,就避免了只有 SOIPMOSFET采用 Si Ge沟道带来的选择性生长 Si Ge层的麻烦。采用二维工艺模拟得到了器件的结构 ,并以此结构参数进行了器件模拟。模拟结果表明 ,N沟和 P沟两种 MOSFET的驱动电流都有所增加 ,PMOSFET增加得更多一些     

短沟道源极肖特基势垒SOI MOSFET研究

随着MOSFET的特征尺寸的不断减小,短沟道效应越来越严重,阻碍了器件尺寸的进一步按比例缩小。如何有效地抑制短沟道效应已经成为当今的热门研究课题。本文提出了一种新型的SOI MOSFET结构,该结构漏极采用重掺杂的欧姆接触,源极采用肖特基接触。借助于SILVACO TCAD仿真工具,仿真出了该器件的各项性能参数,并与普通的SOI MOSFET进行对比研究,结果显示这种源极肖特基势垒SOI MOSFET能够更有效地抑制短沟道效应,且具有更大的输出电阻、更低的亚阈值电流和功耗。     

复合沟道氟离子增强型AlGaN/GaN HEMT的研究

提出一种复合沟道氟离子(F-)增强型AlGaN/GaN HEMT(Hybrid-channel enhancement-mode AlGaN/GaN HEMT,HCE-HEMT)新结构。该结构引入高、低浓度F-复合沟道,其中高浓度F-注入区位于沟道靠近源漏两端以调制阈值电压,获得增强型器件;低浓度F-区位于沟道中部以调制肖特基栅电极的正向开启电压,增加器件承受的栅电压摆幅,但它对其下方二维电子气的耗尽作用很弱。同时,高浓度区只占栅长的40%,减轻高浓度F-对沟道的影响,提升器件的电流能力。利用Sentaurus软件仿真,结果显示,与传统F-增强型AlGaN/GaN HEMT相比,HCE-HEMT载流能力提高了40.3%,比导通电阻下降了23.3%,同时反向耐压仅下降了5.3%。     

无结场效应管——新兴的后CMOS器件研究进展

迄今为止,现有的晶体管都是基于PN结或肖特基势垒结而构建的。在未来的几年里,CMOS制造技术的进步将导致器件的沟道长度小于10nm。在这么短的距离内,为使器件能够工作,将不得不采用非常高的掺杂浓度梯度。进入纳米领域,常规CMOS器件所面临的许多问题都与PN结相关,传统的按比例缩小将不再足以继续通过制造更小的晶体管而获得器件性能的提高。半导体工业界正在努力从器件几何形状,结构以及材料方面寻求新的解决方案。文中研究了无结场效应器件制备工艺技术及其进展,这些器件包括半导体无结场效应晶体管、量子阱场效应晶体管、碳纳米管场效应晶体管、石墨烯场效应晶体管、硅烯场效应晶体管、二维半导体材料沟道场效应晶体管和真空沟道场效应管等。这些器件有可能成为适用于10nm及以下技术节点乃至按比例缩小的终极器件。     

FinFET静电可靠性及新型Fix-base SOI FinFET研究

在鳍型场效应晶体管(SOI FinFET)相关静电防护技术研究基础上,提出了一种新型的体区接触固定型绝缘体上硅鳍型场效应晶体管泄放钳位装置(Fix-base SOI FinFET Clamp)。该新型结构的器件解决了基区接触浮空在静电防护设计时引起的一系列问题,而且对正常的FinFET工艺具有良好的兼容性。通过计算机辅助工艺设计(TCAD)仿真论证了Fix-base SOI FinFET Clamp具有明显效果,详细阐述和讨论了SOI FinFET和Fix-base SOI FinFET Clamp工作状态下的电流和热分布。     

基于摄动法研究短沟道SOI MOSFET亚阈值特性

提出了一种新的方法对短沟道SOI MOSFETs亚阈区的二维表面势的解析模型进行了改进,即摄动法.由于在短沟道SOI MOSFETs中不仅需要计及不可动的电离杂质,而且需要考虑自由载流子的数量和分布的影响.利用摄动法求解非线性泊松方程可以得到短沟道SOI MOSFETs二维的表面势解析模型.通过与二维数值模拟器MEDICI模拟结果比较,证明了在亚阈区改进模型所得的结果比只计及不可动的电离杂质的SOI MOSFETs模型所得的结果吻合更好.     

Drive current of accumulation-mode p-channel SOI-based wrap-gated Fin-FETs

Comparisons are performed to study the drive current of accumulation-mode(AM) p-channel wrap-gated Fin-FETs.The drive current of the AM p-channel FET is 15%-26%larger than that of the inversion-mode (IM) p-channel FET with the same wrap-gated fin channel,because of the body current component in the AM FET, which becomes less dominative as the gate overdrive becomes larger.The drive currents of the AM p-channel wrap-gated Fin-FETs are 50%larger than those of the AM p-channel planar FETs,which arises from effective conducting surface broadening and volume accumulation in the AM wrap-gated Fin-FETs.The effective conducting surface broadening is due to wrap-gate-induced multi-surface conduction,while the volume accumulation,namely the majority carrier concentration anywhere in the fin cross section exceeding the fin doping density,is due to the coupling of electric fields from different parts of the wrap gate.Moreover,for AM p-channel wrap-gated Fin-FETs, the current in channel along <110> is larger than that in channel along <100>,which arises from the surface mobility difference due to different transport directions and surface orientations.That is more obvious as the gate overdrive becomes larger,when the surface current component plays a more dominative role in the total current.     

基于峰值电流模控制的浮动栅驱动电路

设计了一种基于峰值电流模控制的浮动栅驱动电路,包括浮动栅宽电路和浮动栅压电路。电感电流的峰值由误差放大器的输出电压决定,不需要额外的负载电流信息进行浮动栅控制。可以根据负载电流的大小自适应调节功率管的栅宽和栅压,使效率得到优化。仿真结果表明,在1 MHz开关频率、5 V输入、0.8 V输出的双N管Buck变换器中,采用浮动栅驱动控制的Buck变换器与普通的Buck变换器相比,在轻载情况下最多可达到10%的效率提升。     

基于ASTLC5301A的TFTLCD栅驱动芯片研究

分析薄膜晶体管液晶显示(TFT-LCD)栅驱动芯片ASTLC5301A的原理,借助Pspice仿真工具进行驱动电路的设计,重点讨论芯片内部高低电平位移转换电路,提出改进型电平接口电路,完成高低压驱动管的尺寸和结构设计。     

Analytical modeling of subthreshold current and subthreshold swing of an underlap DGMOSFET with tied-independent gate and symmetric-asymmetric options

Novel analytical models for subthreshold current and subthreshold slope of a generic underlap DGMOSFET are proposed. The proposed models are validated with published models, experimental data along with numerical simulation results. The reasonably good agreement shows the accuracy of the proposed model. It is demonstrated how device subthreshold leakage current and subthreshold slope values can be favorably affected by proper back gate biasing, back gate asymmetry and gate work function engineering in combination with gate underlap engineering. It is demonstrated that independent gate operation in combination with gate underlap engineering significantly reduce subthreshold leakage currents as compared to nonunderlap-tied gate DGMOSFET. With the reduction in body thickness, an improvement in subthreshold slope value of underlap 4T DGMOSFET is seen, particularly as back/front gate oxide asymmetry. Developed models demonstrate that asymmetric work function underlap 4T DGMOSFETs would have better device subthreshold slope value along with increased back gate oxide asymmetry.     

提高GaN功率器件开关频率的技术途径

GaN基增强型高速开关器件是提升X波段微系统集成放大器工作效率的核心器件.介绍了凹槽栅结构、F-注入等制作GaN基增强型器件的关键技术,同时分析了场板、介质栅等对器件击穿特性的影响.针对影响GaN基功率器件开关特性的主要因素,重点分析了提高增强型GaN基功率器件开关频率的主要技术途径.减小器件的接触电阻、沟道方块电阻可以降低器件电阻对频率的影响.小栅长器件中栅电容较低,电子的沟道渡越时间较短,也可以提高器件的频率特性.此外,由于GaN基的功率器件频率高,设计应用在GaN器件上的栅驱动电路显得尤为重要.     

高效单级变换式LED驱动电源设计

无论民用或商用领域,功率100 W以下的交流电源都有着巨大的应用需求。由于要兼顾输入谐波电流、功率因数、系统能效等问题,采用临界模式（boundary mode）的AC/DC单级反激式的电源拓扑成为非常完美的小功率直流电源解决方案。它具有高的转换效率,在高端小电源供应器中的应用越来越广泛,特别是在LED照明驱动方面极具优势。文章主要阐释小功率（≤100 W）单级AC/DC转换器的原理,分析其正弦调制原理及获得高功率因数、高能效的原因,并探讨了转换器的功能和优点,最后设计了一个采用仙童FAN6961芯片控制的48 V输出75 W的LED驱动电源,实验验证和批量生产证明本方案设计合理、产品性能稳定、可靠性好,能够有效提高能效、功率因数,避免建筑物内高次谐波电流造成的电源环境污染。     

Use of pt gate metallization to reduce gate leakage current in GaAs MESFETs

The use of wet-chemical removal of native oxide in a sealed nitrogen ambient prior to deposition of metal on GaAs is shown to be an effective method of engineering the Schottky barrier height of the metal contacts. Due to its higher metal work function, a barrier height of 0.98 eV for Pt on n-type GaAs is demonstrated. This is considerably higher than the barrier height of conventionally processed TiPtAu contacts (0.78 eV). MES-FETs fabricated using PtAu bilayer contacts show reverse currents an order of magnitude lower than TiPtAu contacted companion devices, higher reverse breakdown voltages and much lower gate leakage. Utilizing this technology of oxide removal and the PtAu bilayer contact provides a much simpler method of enhancing the barrier height on re-type GaAs than other techniques such as counter-doping the near-surface or inserting an interfacial layer.     

The impact of gate misalignment on the analog performance of a dual-material double gate junctionless transistor

The analog performance of gate misaligned dual material double gate junctionless transistor is demonstrated for the first time. The cases considered are where misalignment occurs towards source side and towards drain side. The analog performance parameters analyzed are: transconductance, output conductance, intrinsic gain and cut-off frequency. These figures of merits (FOMs) are compared with a dual material double gate inversion mode transistor under same gate misalignment condition. The impacts of different length of control gate (L₁) for a given gate length (L) are also studied and the optimum lengths L₁ under misalignment condition to have better analog FOMs and high tolerance to misalignment are presented.     

一种多模式工作的TFT LCD栅驱动芯片设计

针对不同场合的TFT LCD显示屏,设计了一种工作模式可选的栅驱动芯片。芯片具有输出左移／右移控制、输入输出端口选择、输出模式选择、整体和分段清零等功能,并且各个功能之间可相互配合。通过VSEL1,VSEL2,VOE,R／L四个控制信号的配合使用,实现了一组简单高效的控制电路,完成上述的全部功能。最后给出整体控制电路和芯片工作时序。