面向移动设备的可编程三角形建立引擎

提出一个面向嵌入式平台的可编程三角形建立引擎,用来代替图形处理器中专用的固定功能的硬件引擎。该引擎采用3路并行的SIMD架构,S15.16定点数据通路,具有旁路功能的8级流水线结构和高精度的特殊功能单元。这些结构特性有效地提高了运算速度,降低了硬件成本。实验结果表明,通过编程实现自定义光栅算法,在Xilinx FPGA Vertex2P xc2vp30-7ff89上的综合频率达到78 MHz,综合资源为3 354个Slice,硬件消耗较少,能够满足嵌入式环境下的实时绘制。     

FPGA的VHDL设计策略

大规模的可编程逻辑器件已经显著改变了数字系统的设计过程，并且VHDL语言在设计中的作用也日益显著．简要论述了关于FPGA的VHDL设计中一些注意事项，提高电路描述的正确性，从而提高FPGA设计的性能．     

面向FPGA的连通域快速标记方法

针对遥感领域检测海面舰船目标的应用中,连通域标记算法消耗更多资源与时间的问题,提出一种逐像素扫描的流水线式的连通域快速标记方法及其FPGA（Field Programmable Gate Array）硬件设计。该方法通过对图像进行一次逐像素扫描,统计各行的游程信息并进行整理,之后通过遍历已统计的游程即可得到各个连通域的统计信息,从而提取特征。通过优化设计,该方法可以充分发挥FPGA的并行处理优势,只进行一次像素扫描,不产生标记表,使得方法的运行时间减少,资源消耗变小,满足实时性要求。     

基于FPGA的主机与多单片机快速通讯系统的设计

本文设计了一个基于ＦＰＧＡ的主机与多单片机快速通讯的系统，它将多片ＭＣＳ—５１系列单片机通过全互连的拓扑结构连接起来，以ＰＣ４８６／５８６系列微机为主机，构成一个主从分布式控制的多机系统。其中硬件设计在Ｘｉｌｉｎｘ公司的ＣＡＤ软件上进行了模拟验证并得到了ＦＰＧＡ实现，实验表明这种方法可以提高系统的处理效率，提高实时性，对个子系统的编程及调试带来了很大方便     

一种FPGA验证与测试的方法介绍

如何快速开发FPGA测试平台以实现FPGA验证与测试是本文的研究重点。基于PC、ATE与自制应用型DUT板,对FPGA验证与测试开发技术进行研究。PC主要完成测试程序下载与调试验证工作,自制应用型DUT板实现对FPGA的配置,ATE等待FPGA配置完成后进行信号输入与输出验证。基于该理论对Xilinx公司的XC2S200进行了实验,实验表明该方法可行并能快速实现测试开发与芯片验证,且具有很好的通用性,可用于其他FPGA芯片的测试、研究与验证。     

XilinxFPGA器件的结构分析与设计技巧

本文详细分析了美国Ｘｉｌｉｎｘ公司ＸＣ４０００系列器件的结构，并总结了使用ＦＰＧＡ器件的一些设计技巧。     

一种基于FPGA技术的高速数据通讯卡

介绍一种基于ＦＰＧＡ技术的，用于单片机控制的人机与微计算机间交换信息的数据通讯卡，通讯卡的结构简单，体积小，采用ＩＳＡ１６总线，从机与主机并行传输数据，传输速度可达２００ｋｂｐｓ以上，设有Ｐａｓｓｗｏｒｄ判别、通讯卡识别、从机识别等多项功能，使用方便。     

面向高速数码印花机的实时图像数据转置方法

针对PC无法实时按位转置大量图像数据而限制了数码印花机输出带宽和喷印速度的问题,设计了基于PowerPC处理器和Virtex-5系列FPGA的高速数据处理系统,运用FPGA实现了高效转置运算。为FPGA例化三个独立的DDR2控制器,通过控制器间的协同工作提高系统输出带宽;设计按位转置单元,将图像数据分块转置,利用DDR2控制器的突发传输高效地读写数据。性能测试结果表明FPGA的输出带宽高达327 Mb/s,数码印花机的喷印速度达249 m2/h,相比PC处理系统,在同等条件下性能提升明显。     

8位CISC微处理器的设计与实现

介绍了一种基于FPGA芯片的8位CISC微处理器系统,该系统借助VHDL语言的自顶向下的模块化设计方法,设计了一台具有数据传送、算逻运算、程序控制和输入输出4种功能的30条指令的系统。在QUARTUSII系统上仿真成功,结果表明该微处理器系统可以运行在100 MHz时钟工作频率下,能快速准确地完成各种指令组成的程序。     

基于FPGA内存数据保护技术的设计与实现

为了提高内存数据的可靠性,内存保护技术正广泛应用在高端容错计算机中。为此,提出了以现场可编程门阵列（FPGA）为控制器实现一拖二的内存热备份技术,对内存数据进行高效的保护。分析FPGA内部接口IP的延时后,提出了采用FPGA原语实现双倍数据速率（DDR）数据的采集与处理方法。搭建了以镁光的同步动态随机存取存储器（SDRAM）颗粒为控制对象的仿真模型,验证了该方法的有效性。阐述了以赛灵思公司的FPGA芯片做主控器,实现内存热备份功能的应用实例。该方法不仅可有效保护内存数据,由于FPGA的可编程性,使计算机系统具备了在线扩展（容量）、在线升级内存的功能,可以满足特殊行业不宕机、实时容错的要求。     

可重构加密引擎设计及FPGA实现

针对网络安全加密系统中安全能力弱、开发成本高和实时能力差等问题,提出了一种基于FPGA的可重构加密引擎的设计方案,在详细论述了该加密引擎的总体设计结构的基础上,分析了FPGA实现中关键技术的解决方法。通过实验仿真表明：该引擎可以有效地提高FPGA器件的可重构性能,可重构资源比可以达到0.78,因此,该引擎在今后的嵌入式安全产品开发方面具有很好的速度和可重构应用前景。     

高速RS编译码器的设计及其FPGA实现

在分析RS（Reed-Solomon）码编译码基本原理的基础上,对编码过程中的乘法电路实现进行了深入分析,对译码过程中用于错误位置多项式和错误值多项式计算的BM（Berlekamp-Massey）迭代算法进行改进,并设计了适合于FPGA硬件实现的伴随式计算策略和钱搜索电路。硬件实现结果表明,改进算法能有效节省硬件资源,在Xilinx公司的XC4VSX35 FPGA上仅需要总资源的15%就可以实现（31,15）RS码编译码器电路,且在200 MHz系统时钟频率时达到10 Mb/s的译码速率,实现了高速数据处理。     

万兆以太网MAC层控制器的FPGA设计与实现

根据IEEE802.3-2005和IEEE802.3ae标准,在Xilinx公司的Virtex6系列XC6VHX255T器件上设计实现了万兆以太网MAC层控制器。与千兆以太网相比,万兆以太网使用更宽的数据位宽和更高的时钟频率,这使得其MAC层控制器的设计和实现都面临新的挑战。在解决了数据并行处理、不定长字节CRC编码/校验及与千兆以太网兼容等问题的基础上,设计实现了万兆以太网MAC层控制器。经布局布线后仿真验证,说明该设计可满足万兆以太网实际应用的要求。     

基于AdaBoost算法的人脸检测在嵌入式系统中的实现

为解决人脸检测实时性问题,针对AdaBoost算法纯软件实现的瓶颈,提出基于FPGA平台的硬件加速策略,采用流水线处理技术实现积分图像的快速计算。实验使用PowerPC405处理器VirtexTM-Ⅱ Pro平台FPGA,在输入图像大小为352×288像素的条件下,检测速度达到每秒50帧,检测率为98%,误检率约1%,实现了实时人脸检测的要求。     

群智能算法可并行性分析及其FPGA实现

分析了量子行为的粒子群QPSO算法和粒子间相互协作的CQPSO算法结构的可并行性,并结合FPGA技术可并行处理信息的特点,说明了在并行运算模式下粒子的收敛性能。实验验证了QPSO和CQPSO算法的可并行性,并得到粒子收敛的相关数据,数据表明CQPSO算法粒子的收敛精度要远优于QPSO算法,但是粒子的收敛速度上面要远低于QPSO算法。     

全通用AES加密算法的FPGA实现

针对高级加密标准（Advanced Encryption Standard,AES）算法需要兼容不同工作模式以及不同密钥长度的加密需求,提出全通用AES加密算法。该算法通过设计可调节密钥扩展模块和模式选择模块,实现128/192/256位宽的加密,支持ECB/CBC/CFB/OFB/CTR 5种工作模式。基于Xilinx公司的XC7VX690T FPGA综合仿真,资源消耗为1 947 Slices,最高工作频率为348.191 MHz。     

改进型Cordic在DDS杂散抑制中的研究与仿真

依据DDS（直接数字频率合成）输出频谱特性和Cordic（坐标旋转数字计算机）算法基本原理,针对基于Cordic结构的DDS设计中相位角迭代方向不确定性和旋转角度非整周期性的缺陷,采用了相位角分阶段旋转法和多区域相位映射法对Cordic结构的DDS进行改进。通过Matlab输出信号和频谱仿真验证了所用方法的正确性和可行性,使用VHDL语言设计出16级流水线结构的改进后Cordic型DDS。Quartus II综合编译和Modelsim仿真后得出改进后DDS计算误差为10-5、硬件消耗仅为23％、SFDR（无杂散动态范围）扩至200 dB。理论分析和实验结果证明了这两种方法改进综合后抑制杂散的有效性。     

基于现场可编程门阵列的RISC处理器设计

基于现场可编程门阵列(FPGA)平台,设计嵌入式精简指令集计算机(RISC)中央处理器(CPU)。参考无内部互锁流水级微处理器(MIPS)指令集制定原则设计CPU指令集,通过分析指令处理过程构建嵌入式CPU的5级流水线,结合数据前推技术和软件编译方法解决流水线相关性问题,并实现CPU的算术逻辑单元、控制单元、指令cache等关键模块设计。验证结果表明,该嵌入式RISC CPU的速度和稳定性均达到设计要求。     

基于ZYNQ的稠密光流法软硬件协同处理

光流法是计算机视觉中一个基础性的算法,可广泛应用于运动检测、运动估计、视频分析等领域。但光流法最大的问题是计算复杂、速度慢,限制了它在实际系统尤其是嵌入式系统中的应用。利用最新的高层综合（HLS）语言与传统的硬件描述语言相结合,在Xilinx的FPGA异构系统芯片（即ZYNQ）平台上,以软硬件协同的工作方式,设计了基于Horn-Schunck稠密光流法的硬件加速器。实验证明,对于640×480大小的图片,软硬件协同处理比纯软件处理的计算性能提高了34倍,执行时间从24.40 s降低到0.71 s。