首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 34 毫秒
1.
干涉图相位校正是光谱复原的关键环节之一,目前常用的Mertz法对非线性相位误差的校正效果差,Forman法有很多的卷积运算量,实时性差。本文实验中首先以工业园大气窗口为被测对象,采集8 912点的单边干涉图数据,然后采用了共轭傅里叶变换和干涉图搬移方法对相位校正技术改进,实验研究表明,该方法消除了由傅里叶变换或离散余弦傅里叶变换引入的复数问题和相位误差,降低了干涉图对切趾函数的要求,提高了光谱分辨率和重构光谱精度,最后,定量分析汽油中MTBE的含量,对比实验表明,经过本文方法相位校正后的定量计算结果精度得到提高,该方法在工程监测中得到了很好的应用。  相似文献   

2.
基于FPGA的全相位FFT高精度相位测量   总被引:1,自引:0,他引:1  
传统的FFT测相方法,若不采取一些繁复的补偿和修正措施,只有在满足信号频率为频率分辨率整数倍的条件下才有意义,而这个制约条件在实际工程应用中往往难以满足.基于全相位FFT(apFFT)的思想,结合实际工程应用要求,设计并在FPGA平台上实现了1种高精度相位检测系统.在MATLAB环境下的功能模拟和性能仿真,以及在FFG...  相似文献   

3.
介绍了基于CORDIC算法数字下变频的FPGA实现,此种方法能同时完成NCO的功能和混频器功能.可以解决基于查找表的DDS实现数字下变频占用FPGA中的乘法器和大量的ROM资源以及输出频谱杂散较大的问题.介绍了CORDIC算法的基本原理,论述了基于CORDIC算法数字下变频结构原理和FPGA实现的具体方法.还在Quartus Ⅱ和Modelsim平台上综合并对滤波器和系统进行功能和时序的仿真.测试结果证明,该方案正确,且有效节省FPGA硬件资源.  相似文献   

4.
VHF相位干涉仪在辐射信号探测方面有着广泛地应用,介绍了基于FPGA的VHF相位干涉测向系统,用于高速闪电波形数据的采集与测向,本系统采用数字复解调技术取代传统的模拟方式实现的VHF相位干涉仪,极大提高了系统的运算精度和抗噪声性能,并且可以实时改变接收频点。详细讨论了数字复解调技术的原理以及在FPGA上的实现,最后给出了测试结果,验证了系统的性能。  相似文献   

5.
张举 《电力情报》1998,(1):23-26
研究发数字保护中比较两输入信号相应原理的几种算法。同时对各种算法进行了分析比较。研究了采样频率对各种算法计算相位误差的影响,并以过零点检测算法编制了相位判别的程序,给出了相应的软件框图。  相似文献   

6.
窄带干扰信号是P频段SAR回波中常见的一类射频干扰信号,它的存在会对该频段InSAR系统的干涉相位产生严重的影响。首先推导了SAR接收的窄带干扰信号的数学模型,基于该模型通过仿真分析了窄带干扰对P波段SAR图像和InSAR干涉相位的影响。结果表明,窄带干扰的存在,使SAR图像中出现较亮的干扰条带,在这些条带处,干涉条纹被完全破坏。此外,随着干信比的增加,InSAR的相干系数在下降,干涉相位标准差在增加。分析结果对P波段InSAR系统的设计具有重要意义。  相似文献   

7.
当采用交流同步采样技术进行功率测量时由于频率变化,或电压、电流通道不能完全同步等原因将造成相位偏移,从而引起测量误差。本文提出了对这种相位引起误差的一种补偿算法。通过计算机仿真计算,给出了仿真计算结果,证明能有效地提高功率测量准确度。  相似文献   

8.
裴茂林  张春强  孙平 《江西电力》2010,34(4):21-23,50
本文采用了增加预处理的R-L模式大数模幂运算实现RSA算法,设计了RSA算法IP核的系统构架。通过对大数模乘Montgomery算法的分析,将算法语句采用相应的硬件运算器进行处理,在对串行语句的延迟以及运算部件的延迟的准确控制前提下,实现了Montgomery算法的硬件化、并行化,大大提高了模乘运算的运行效率。本文RSA算法IP核是在XILINX公司的FPGA中实现,对IP核的各个部分进行了硬件仿真,并对仿真结果进行了分析验证。  相似文献   

9.
dPMR协议是国际上比较成熟的公众数字对讲机协议.详细介绍了基于sopc的思想,实现dPMR对讲机系统,即通过用户自定义IP实现dPMR数据链路层功能及物理层控制,使用Microblaze实现dPMR呼叫控制层功能及键盘,TFT显示等外设控制.  相似文献   

10.
流水线双模CORDIC算法的FPGA实现   总被引:1,自引:1,他引:1  
CORDIC算法将复杂的算术运算转化为简单的加法和移位操作,然后逐次逼近结果.这种方法很好地兼顾了精度、速度和硬件复杂度,它与VLSI技术的结合对DSP算法的硬件实现具有极大的意义,因而在数字信号处理领域得到了广泛应用.本文首先简要介绍了CORDIC算法的原理,然后详细描述了双模CORDIC算法的模式控制和范围扩展,并且基于FPGA实现了流水线双模CORDIC算法,给出了综合结果,最后下载到FPGA开发板中验证通过.这些结果表明,本算法具有良好的性能,并且已经应用到OFDM系统的频率偏移校正中.  相似文献   

11.
数字化电能表在实际工程应用中时常出现误差超差现象,其主要原因之一是现有的数字电能算法的现场适应能力较差。为此本文分析了几种典型的数字化电能表误差影响因素,提出了一种基于全相位数据处理的数字电能计量算法,将全相位数据处理方法与DFT算法结合,并通过插值算法使得全相位数据处理方法具有了更强的频率适应性。仿真结果验证了本文提出的数字电能算法能有效抑制频谱泄露。与主流厂家的同类产品进行的对比试验表明,该算法具有更强的复杂工况适应能力,能够在复杂工况下准确计量电能。  相似文献   

12.
基于FPGA的全相位FFT高精度频率测量   总被引:1,自引:0,他引:1  
基于常规FFT时移相位差测频方法由于频谱泄漏的影响使得测频精度不高,且抗噪性能不好.采用具有初相不变特性的APFFT(全相位快速傅里叶变换)算法,结合实际工程应用要求,设计、仿真并在FPGA平台上实现了一种高精度的时移相位差频率测量方案.在MATLAB环境下的功能模拟和性能仿真,以及最终在FPGA平台实际检测的结果表明,该方案能有效克服频率泄漏对相位差测量的影响,测频精度高,抗噪性能强,并且具有测频绝对精度在大倍频程的测量频段内基本保持不变的优点(实例,绝对精度优于1 Hz@1 kHz~3600 kHz),具有很高的工程应用价值.  相似文献   

13.
基于CORDIC算法的谐波实时谱分析仪的FPGA设计与实现   总被引:2,自引:0,他引:2  
谐波污染对电力系统造成很大的危害,及时准确地检测出谐波成分、幅值和相位等因素是治理和消除谐波污染的前提.本文论述了一种利用CORDIC算法在FPGA上实现谐波实时谱分析仪的方法.基于FPGA硬件逻辑实现了具有高速数据处理能力的FFT运算处理器,采用CORDIC算法实现了复乘运算和求模运算,与使用乘法器相比降低了系统的资...  相似文献   

14.
单,双极对槽号相位图的新画法——单元电机参数法   总被引:2,自引:0,他引:2  
提出了单、双极对槽号相位图的新画法-单元电机参数法,详细;阐述新画法的原因并给出应用实例,提出一个新概念-格距电角。  相似文献   

15.
研究了数字保护中比较两输入信号相位原理的几种算法。同时对各种算法进行了分析比较。研究了采样频率对各种算法计算相位误差的影响,并以过零点检测算法编制了相位差判别的程序,给出了相应的软件框图。仿真结果表明,采用过零点检测加相位修正的算法,当采样频率大于等于600Hz时,其误差小于0.5°  相似文献   

16.
减速器是工业机器人的运动核心部件之一,在其实时负载计算中存在大量三角函数计算,计算量较大,使用传统方法计算复杂且延迟较高。本文提出一种机器人减速器负载的CORDIC计算算法,能有效降低负载计算延迟,重点研究该算法在FPGA中实现方法及结构改进等,最后在Quartus Ⅱ及ModelSim软件中进行联合仿真,结果表明:基于CORDIC算法的机器人减速器负载计算绝对误差小于,计算延迟15ns,与传统负载计算方法相比,具有准确性高、实时性好、占用FPGA内部资源少的特点。  相似文献   

17.
随着信息化社会的发展,数字锁相环越发受研发人员的重视.而相位噪声是衡量数字锁相环性能的关键技术,更是研究的重点.介绍数字锁相环的组成结构和工作原理,建立环路各个模块的相位噪声模型,从闪烁噪声和白噪声的特性入手,定性分析相位噪声的影响因素,并针对电荷泵增益和环路滤波器阻抗对锁相环电路相位噪声的影响进行了仿真,进一步验证了...  相似文献   

18.
正余弦函数在任意次谐波电流的无锁相环ip-iq检测法中有着重要应用。提出了一种基于查找表和Newton插值算法相结合的正余弦函数的实现方法,给出了具体计算公式和RTL级方框图;与查表法和CODIC算法相比,该方法所需时钟周期少(只需120个时钟周期),精度高(可达 1LSB),占用资源少(只需483个LE单元)。在Altera 公司的Cyclone系列FPGA 器件EP1C6Q240C8上完成了硬件验证,最终应用到某谐波检测ASIC设计中。  相似文献   

19.
相位连续频移键控相干解调载波的提取   总被引:1,自引:0,他引:1  
介绍了相位连续频移键控系统相干解调原理,并重点推导了解调时所需同步载波的几种产生方法和电路结构,为通信系统提高抗噪性能提供了条件。  相似文献   

20.
梁迎春 《电气自动化》2009,31(2):46-47,50
以实现全数字电机控制器的集成化为背景,提出一种可以在低成本FPGA上实现的SVPWM算法,并结合EDA技术和VerilogHDL硬件描述语言,设计为具有普通和低损耗两种开关模式的1P核。实验结果表明,该IP核符合功能要求,电路资源利用合理,复用性好,开关模式可根据需要随意设定,最高时钟运行频率达到31.73MHz,开关频率达到20kHz以上。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号