基于RLC模型的树形互连线时延估算

文章给出了基于RLC模型的树形互连线50％时延的估算公式。这里给出的算法精度较高(与SPICE仿真结果的误差在10％以内)，而且具有与Elmore时延相同的算法复杂度。该算法基于RLC模型，可以得到各种不同的阻尼响应，包括欠阻尼振荡，而Elmore时延只能反应呈单调变化的过阻尼响应。因此，该算法对阻尼响应的估算精度高于Elmore时延，而其相当的计算开销(算法复杂度)使它可以应用于Elmore时延使用的各个领域。     

分布RLC树形互连线的时延估算稳定模型

基于分布RLC互连线模型,提出一种保证结果稳定的树形互连线的时延估算模型.此模型针对树形互连线,提出"等效ABCD矩阵"的概念,在此基础上通过二阶矩匹配估算树形互连线时域响应,并通过曲线拟合给出了解析形式的50%时延估算公式.新模型保证结果的稳定性,并且大大快于传统的仿真方法.实验表明,新模型与电路仿真软件HSPICE仿真结果相比较误差小于15%.     

背板互连线高速信号传输的计算机仿真

采用ABCD矩阵法对传输高速信号的背板上具有频变参数的互连线建立等效时域网络模型,并给出接插件等效传输线模型和端接的I／O缓冲器IBIS瞬态行为模型,利用这些模型对实际电路进行仿真,其结果与Ansoft公司的PNC软件仿真结果相吻合,仿真效率有明显提高。     

背板互连线高速信号传输的计算机仿真

采用ABCD矩阵法对传输高速信号的背板上具有频变参数的互连线建立等效时域网络模型,并给出接插件等效传输线模型和端接的I／O缓冲器IBIS瞬态行为模型,利用这些模型对实际电路进行仿真,其结果与Ansoft公司的PNC软件仿真结果相吻合,仿真效率有明显提高。     

互连线和CMOS模型对性能影响的分析

在集成电路中,全局互连线的设计是关键.分析了互连线RC和RLC模型的不同特性;针对互连线与CMOS器件级联的电路进行分析.分析了集成电路中互连线和CMOS的模型对性能的影响,并给出了基于HSPICE软件的仿真结果.仿真结果表明,不同互连线和CMOS模型对系统传输特性有一定影响.     

高速集成电路芯片内互连线的计算机辅助分析

分析了高速集成电路芯片内互连线的时域特性。首先营运全波方法提取互连线的频变等效电路参数。在此基础上运用数值反拉普拉斯变换（ＮＩＬＴ）法分析互连电路的时域响应。在分析过程中,提出或运用了一些提出精度或效率的技术和方法。分析结果表明,该方法很适合高速集成电路芯片内至连线的计算机辅助分析。     

高性能IC版图综合中的互连线时延估计模型

提出了一组适用于高层综合并考虑各种优化技术的互连时延估计模型,包括最优线宽设计(OWS)、缓冲插入和线宽设计(BIWS)。同Spice给出的模拟结果相比,它们能够给出准确的估计。该模型的时间的阶为一常量。因此,这些简单、快速、准确的模型可用于基于性能要求的集成电路逻辑综合和版图规划。     

互连线RC模型应用条件的仿真研究

研究结果表明,在L与RC比值较小时,阶跃响应的上升时间基本上由RC的乘积决定,电感对电路的影响可以忽略,互连线采用RC模型与RLC模型结果应无多大差别。在L与RC比值较大时,阶跃响应曲线出现振荡,此时使用RC模型需满足工作频率低于RC模型的“上限使用频率;当工作频率超过RC模型的“上限使用频率”时,互连线的模型就必须采用RLC模型。RC模型的“上限使用频率”仅与互连线长度有关:fmax106(Hz·m)。     

高速互连线间的串扰规律研究

信号完整性中的串扰问题是目前高速电路设计中的难点和重点问题.利用高速电路仿真软件HSPICE和MATLAB软件,对高速电路中的互连线串扰模型进行了仿真分析,总结了三种变化因素下互连线问的串扰规律,对部分串扰规律进行了探索性的研究.     

一种基于概率解释的新型互连线时延Slew模型

基于概率解释的互连线时延模型具有效率高,实现简单,估计准确等特点,在亚100纳米工艺IC设计及验证中具有较好的应用前景.基于概率解释的互连线时延模型往往需要大量的查表计算,对效率及计算精度都存在一定的影响,而且有些模型不能进行Slew的估计.本文提出了一种基于BS统计分布的互连线时延模型,完全避免了查表运算而且可直接用于Slew估计.90纳米工艺TCAD仿真实验结果表明,该模型在效率、精度、实现难易程度等方面具有一定的优势,对亚100纳米VLSI静态时序分析及相关EDA工具开发也有一定的参考价值.     

一种稳定的RLC互连Π模型构建及其应用

基于RLC互连树节点导纳的低阶矩构建了一种稳定的互连π模型，并讨论了它在互连树延时和逻辑门延时估计中的应用．结果表明，该模型与已有方法相比精度有一定程度的提高．     

宽带延时宏模型高效延时提取方法

在高速电路信号完整性分析中,电大尺寸互连的建模仿真越来越普遍。而宽带延时宏模型以其仿真的高效性越来越受到重视,但现有延时提取方法比较耗时,限制了延时宏模型整体建模效率的提高。文中提出了一种基于傅里叶反变换IFT的高效延时提取方法。该方法不仅能从频域离散数据中提取多重延时项,而且可以较好地识别其中主要延时项以优化建模过程。文中在Matlab环境中实现该方法,并与目前常用的Gabor变换方法作对比。实验结果表明,文中方法大幅提高了延时提取效率,并且在宽带频域数据情况下具有较高的精度。     

互连线延时和串扰的估算方法

本文综述了集成电路中互连线的延时和串扰的估算方法，分析了各种估算方法的精度和复杂度，同时提出了今后互连线延时和串扰估算所需要解决的新问题。     

四阶统计量在时差定位中的应用

实际时差定位中需要从有高斯噪声的环境中估计信号的时延 ,但基于互相关或互功率谱的时延估计方法对噪声十分敏感 ,本文作了基于四阶统计量的时延估计 ,并给出了几种求解延时的方法 ,可以很好地解决这一问题。     

驱动复杂RLC互连树的逻辑门延时

提出了一个用于估计RL C互连树驱动点导纳的闭端等效π模型,并将其用于驱动复杂RL C互连树的逻辑门延时的估计中.与其他方法相比,它具有结构简单、精度较高的特点     

基于工艺参数扰动的随机互连线时延分析

考虑工艺参数扰动对互连电路传输性能的影响,建立了基于工艺扰动的互连线随机模型.通过改进的去耦算法对随机互连线元进行去耦,结合随机伽辽金方法(SGM)和多项式混沌展开(PCE)进行互连分析,进而利用复逼近及二分法给出工艺参数扰动下互连时延的有限维表达式.仿真实验结果不仅与SPICE仿真吻合得较好,相较于SPICE蒙特卡洛仿真还具有更高的计算效率.     

基于工艺参数扰动的随机互连线时延分析

考虑工艺参数扰动对互连电路传输性能的影响,建立了基于工艺扰动的互连线随机模型.通过改进的去耦算法对随机互连线元进行去耦,结合随机伽辽金方法(SGM)和多项式混沌展开(PCE)进行互连分析,进而利用复逼近及二分法给出工艺参数扰动下互连时延的有限维表达式.仿真实验结果不仅与SPICE仿真吻合得较好,相较于SPICE蒙特卡洛仿真还具有更高的计算效率.     

高速电路平行互连线时延估算与数值分析

利用数值方法分析了0．25μm工艺条件之下双平行线以及三平行线最坏情况下的时间延迟，得到了考虑驱劝电阻以及终端负载影响的时间延迟简单经验计算公式。该公式比文献上已有公式的适应范围更广，与Hspice精确仿真结果的误差在10％以内。     

基于GPU的宽带信号时延差与相位差估计方法

针对多天线信号合成系统对于宽带、高速、并行信号的实时合成需求,设计了基于图形处理单元（Graphics Processing Unit,GPU）的宽带信号时延差与相位差估计方法,对估计方法中的快速傅里叶变换（Fast Fourier Transform,FFT)、共轭相乘、累加平均等模块进行了相应的线程并行程序设计。为充分发挥GPU的并行运算能力,利用异步流并发的方式对估计方法进一步优化,从结构层面有效提高了数据的并行处理效率。对基于GPU的宽带信号时延差与相位差估计方法进行了实验验证,多次实验测试结果表明,数据量为512 000时,在保证估计正确性的基础上,该方法相比传统串行CPU估计方法约有125倍的加速比,采用该方法可实现对多天线信号参数的实时估计。