基于FPGA的RS232异步串行口IP核设计

为增加系统稳定性.减小电路板面积.提出一种基于FPGA的异步串行口IP核设计.该设计使用VHDL硬件描述语言对接收和发送模块在Xilinx ISE环境下设计与仿真.最后在FPGA上嵌入UART IP核实现电路的异步串行通信功能.该IP核具有模块化、兼容性和可配置性.可根据需要实现功能的升级、扩充和裁减.     

基于APB总线接口的SPI协议IP核的设计与验证

基于APB总线接口,设计了一种可灵活配置为Master／Slave模式、设置传输速率、支持DMA功能并适用于4种时钟模式的SPI协iK．IP核。首先介绍7SPI协议标准,然后详细说明了该IP核的系统结构、接口信号和子模块设计,并使用TVerilogHDL语言实现硬件设计。最后通过了FPGA时序仿真,验证了该设计的正确性。该IP核已成功用于一款通信芯片,证明了该IP核在实际工程中的可行性。     

应用于GPS导航基带芯片的SPI IP核的设计和验证

基于APB总线接口,设计了一种可设置传输速率、支持DMA功能并能适用于4种时钟模式的SPI IP核。首先介绍了SPI协议标准,然后给出了该IP核的系统结构和各子模块设计方法,并使用Verilog HDL语言实现硬件设计,最后通过Synopsys EDA软件和FPGA硬件协同仿真来验证设计的正确性。目前,该SPI IP核已经成功应用到导航基带芯片ATGB03上,证明了该设计在实际工程中的可行性。     

基于多FPGA的高速尺寸测量系统设计

针对传统尺寸测量系统处理速度慢、测量精度低等问题,设计了一种基于多FPGA技术和高灵敏度线阵CCD图像采集单元的高速尺寸测量系统。该系统采用延迟锁相环技术实现时钟同步,调用FPGA内部存储器IP核,并引入乒乓操作的异步FIFO设计对数据进行缓存,再由接口电路传输至上位机,实现对多参数物体测量。各子模块功能均在Xilinx FPGA的编译环境ISE中进行综合,使用MODELSIM工具进行时序仿真。实验结果表明,该系统可以满足高精度、高速实时测量的要求。     

双端口RAM的IP软核的设计与实现

本文通过分析双CPU系统中高速数据采集存在的问题，提出了用异步双端口RAM可同时读写访问存储器的解决方案。接着对双端口RAM的内部结构及关键技术进行了阐述，讨论了双端口RAf、d的IP核的设计方法，并通过可编程的FPGA进行实现。该方法将异步RAM用FPGA内部的同步Block RAM来实现，不但充分利用了FPGA的内部资源，而且减少了因信号的毛刺而产生的读写数据错误。最后对其综合仿真结果进行了分析。     

基于FPGA和Matlab的IP核设计方法

为了简化IP核的设计过程,本文介绍了一种基于FPGA的中值滤波算法的IP核实现方法.针对FPGA 的特点对实现方法进行了研究,从而简化了复杂算法的IP核设计问题.实验结果表明,该IP核设计方法具有设计周期短,可靠性高等特点.     

基于FPGA的UART IP核的设计实现

随着IC设计技术的发展,IP已经成为SOC设计的关键技术,利用已有IP可大大提高SOPC设计的效率和能力。UART是广泛使用的串行数据通信电路,一般说来,该接口由硬件（UART专用芯片）实现。采用VerilogHDL语言,结合有限状态机的设计方法来实现UART的IP核,将其核心功能集成到FPGA上,使整体设计紧凑、小巧,实现的UART功能稳定、可靠。     

嵌入式UART的设计及FPGA验证

随着微电子技术的发展,IP核成为SOC IC设计技术的关键;UART(通用异步收发器)作为输入/输出系统中重要的基本组成部分,设计其IP核并嵌入SOC系统中具有十分重要的应用意义。采用自上而下的设计方法,设计系统各模块并集成、仿真,最后在Xilinx ISE 9.1i开发环境下进行了综合、仿真和FPGA器件下载进行硬件实现、验证。结果表明设计正确,功能稳定、可靠。UART IP核能很好的应用到SOC中去,具有很高的使用价值。     

EPP增强型并行端口IP核的VLSI设计

提出一种EPP增强型并行端口IP核的VISL设计思想及实现方案。介绍了EPP并口以及IP核的知识,给出该IP核的硬件实现结构。提出的设计方法具有可扩展性好,实现灵活的特点。该IP核很容易通过编程的方式实现与多种外部设备通信,并不依赖于主机的模式限制,可广泛用于多种FPGA开发系统中。     

FPGA中嵌入式块存储器的IP软核设计

以集成电路的快速发展与广泛应用为契机,针对FPGA开发过程中IP软核可复用的特点,提出一种提升FPGA嵌入式块存储器工作频率的IP软核设计方法。利用软件对不同读写类型和不同输入位宽的数据进行预处理,获取所需的硬件资源开销,并生成相应的硬件描述语言。IP软核设计时,在使用固定硬件资源的情况下,通过优化数据预处理方法,以及改变在综合阶段布局布线的处理结果,提高了工作频率。对设计的IP软核进行测试验证,结果表明,该设计方法生成的IP软核的功能和性能指标均符合设计要求,其工作频率最高可提升25.56%。     

通用型SPI总线的IP设计与实现

相对于并行总线,串行总线具有结构简单的优点。近年来人们对系统功能和性能的需求不断地增长,使得处理器需要的外设越来越多。这时串行总线的优点就逐渐显现出来,因此应用的范围也越来越广。本文根据业界通用的SPI标准介绍了一种通用型SPI总线的IP设计与实现方法,采用Verilog-HDL语言完成了电路设计,并用FPGA验证了设计的可行性,并最终使得该设计作为一个完整独立的IP核成功地应用于一系列产品的设计中。     

UART通信的FPGA实现设计

阐述了UART异步串行通信原理，介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块，介绍了用硬件描述语言Verilog来开发UART通信接口电路的FPGA实现。本设计使用Xilinx的FPGA器件，将UART的核心功能嵌入到FPGA内部，不但实现了电路的异步通讯的主要功能，而且使电路更加紧凑、稳定、可靠。     

基于IP Core的高速数据发送卡的设计

讨论使用FPGA来实现PCI IP Core的方法,介绍高速数据发送卡的功能和结构,通过实际工作描述使用IP Core来实现数据发送卡的逻辑控制设计,以及PCI WDM驱动程序的设计.     

一种适合于SoC集成的UART核的设计实现

文章主要介绍一个通用异步接收器／发送器（UART）核的设计。按串行通信协议进行设计，具有模块化、兼容性和可配置性，适合于SoC（System—on—a—Chip）应用。仿真结果表明该核满足收发要求，功能正确；在RTL级充分考虑了资源共享，实现了对电路的优化。该IP核已用于一款16位定点DSP芯片的设计中。     

基才FPGA的DDSIP核设计

以Ahera公司的QuartusⅡ7．2作为开发工具,研究了基于FPGA的DDSIP核设计,并给出基于SignalTapⅡ嵌入式逻辑分析仪的仿真测试结果。将设计的DDSIP核封装成为SOPC Builder自定义的组件．结合32位嵌入式CPU软核NiosⅡ,构成可编程片上系统（SOPC）,利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成,利用SOPC技术,在一片FPGA芯片上实现了整个信号源的硬件开发平台,达到既简化电路设计、又提高系统稳定性和可靠性的目的。     

基于PXIE总线的高速CCD数字图像采集系统设计

为实现高速电容耦合器件（CCD）数字图像采集传榆,提出一种基于PXIE总线和CameraLink协议的高速图像采集系统设计方案。设计了CameraLink硬件接口电路,实现了视频数据信号的接口设计、控制信号的接12设计、串行通信信号接口设计;同时采用Xilinx公司的Virtex-5LX50T型FPGA作为PXIE传输控制器,并对IP核进行了开发,减少了外围电路设计难度。创新性地运用直接内存访问的工作方式对PXIE传输速度进行优化。实验结果表明,PXIE配置为8通道时,读取数据速率达到1504MB／s,写入速率达到了1490MB／s,可以满足高速CCD数据的传输要求。     

USB2．O设备接口IP核的OPB接口技术研究和实现

USB接口已经成为嵌入式系统与PC连接的首要选择。为了将USB2．0设备接口IP核和PowerPC微控制器集成,需要解决USBIP核和OPB总线分处不同时钟域,以及IP核内部内存映射的问题。为此我们根据OPB总线协议,研究和比较了OPB总线与IP核连接的两种方式,并利用集成了PPC405核的FPGA对这两种桥接方式进行验证,证明该接口设计是可行的。     

基于FPGA的SDR FM接收机的设计

针对模拟元件制做的传统接收机的相关设备由于工作频率较高导致对元件参数要求高,电路布局布线困难等问题,提出一种利用FPGA芯片作为接收机的重要组成部分,结合简单外围硬件电路共同组成接收机的新方法。通过FPGA的差分I/O引脚完成接收机的模数转换功能,在集成设计环境Vivado中通过调用IP核的方法实现数字下变频和信号解调等功能。实验结果表明,该系统具有成本低、响应快、可靠性高的特点。     

基于FPGA的DDS信号发生器的设计与实现

针对专用DDS芯片功能单一的缺点,提出了基于FPGA的DDS信号发生器的设计方案。利用Xilinx公司的ISE完成了系统核心部分数控振荡器的设计,其中波形存储器通过调用IP核实现,方便且集成度高。通过功能模块仿真与最终完整电路测试,表明基于FPGA的DDS信号发生器稳定度高,分辨率高以及转换速度快,而且能够输出任意波形的信号。由于FPGA实现软核处理器,因此可以方便地对DDS进行修改与优化,具有无与伦比的灵活性。