MIPS64指令集模拟器的细化动态翻译技术

随着指令集模拟器在嵌入式开发中的作用日益增大,对于指令集模拟器模拟速度的要求也越来越高.本文提出了一种细化的动态翻译技术,即把指令在编译阶段翻译成伪指令.虽然在编译阶段花费时间较多一些,但使得译码阶段消耗的时间大量减少.实验结果证明:使用该技术能够准确模拟MIPS 64的指令,并且模拟速度显著提高.     

基于硬件动态指令调度的椭圆曲线并行运算

提出了一种在特征为２的有限域上并行快速实现椭圆曲线密码（ECC）点乘运算的方法，利用硬件动态指令调度技术，同时采用指令级并行和线程级并行，提高了并行运算的性能.基于该方法设计架构并监控运算部件的工作情况，在译码阶段之前动态生成点乘运算指令序列，从而通过动态指令调度消除了不能通过旁路技术或直接通路技术来避免数据冲突停顿所带来的性能损失.基于现场可编程门阵列(FPGA)的实现结果表明，利用该方法实现伽罗瓦域GF(2193)上的椭圆曲线点乘运算需要22.7 μs.     

基于优先级动态二进制翻译寄存器分配算法

针对动态二进制翻译系统QEMU寄存器分配不考虑基本块之间对寄存器需求的差异性,造成不必要寄存器溢出而导致重复访存开销的问题,提出高效的基于优先级线性扫描寄存器分配算法.该算法基于中间表示与源平台寄存器之间的映射关系,获取每一次生成基本块中间指令预分配寄存器次数并统计排序确定寄存器的优先级,寄存器分配时动态调整寄存器分配顺序,减少寄存器溢出次数,降低生成本地代码指令数量.QEMU动态翻译x86、mips及arm平台的nbench测试集实验结果表明,该算法基于中间代码改进具有很好的跨平台性,有效减少了生成本地代码指令数目,比QEMU优化前翻译性能分别提升了6.7%、6.8%、4.7%.     

系统级动态二进制翻译系统中访存异常的制导技术研究

访存异常的制导技术对可能引发异常处理的访存指令进行统计和分析,使系统级动态二进制翻译系统能够动态地生成优化后的目标代码.制导技术能够减少目标代码中保存上下文信息的操作次数,提高动态二进制翻译系统执行效率.文章对访存异常的制导技术分析并实现,并得到此策略提供的性能提升.     

基于规则推理的虚拟指令翻译

研究了虚拟指令翻译技术,设计了一种基于规则推理的虚拟指令翻译器,实现目标指令到虚拟指令的翻译.该翻译器以指令解码器的解码结果为输入,匹配指令翻译规则,充分利用了目标指令的语义信息.同时,翻译规则与控制逻辑的分离使得添加新指令集及修改翻译策略相对容易.给出了关键问题的解决方法,测试结果表明,该翻译器能正确翻译多种指令集,具有较高的实用价值.     

改进MIPS指令集模拟方法的研究

微处理器模拟是开发嵌入式系统的重要方法,其关键是指令集的译码.通过改进传统的MIPS指令集译码方法,采用多级索引和指令抽象技术实现了MIPS指令集模拟加速.实验证明,此法优化效果比较明显,能提高程序的执行效率.     

基于FPGA的8位CPU设计

基于FPGA和电子设计自动化技术,设计了一个8位CPU,其功能模块包括取指功能部件、指令译码功能部件、指令执行功能部件、时序信号处理功能部件等.利用VHDL语言完成各功能部件的设计和仿真验证,在顶层文件建立各模块的连接.仿真结果表明,其功能达到了设计要求.     

一种面向DSP深度压缩指令的数据竞争检测方法

针对数字信号处理器（DSP）深度压缩的指令结构不归整性，难以从指令二进制码中快速提取相关信息的问题， 提出分类检测DSP指令间数据竞争的方法.利用不同功能的指令涉及不同寄存器的特点，在分层译码电路和旁路电路辅助 下，及时检测出数据竞争，产生流水线停顿信号，准确定位出产生数据竞争的指令类型.综合结果证明在分层译码配合下 ，分类检测方法比指令全译码后作检测，速度提高了18.89％.DSP常用程序证明这种方法能有效地覆盖所有出现的数据竞 争，保证基于流水的DSP的正确计算.分类检测数据竞争法比指令中源操作数的比特域与目的操作数的比特域作比较的检 测方法更适合于采用深度压缩指令的DSP，物理实现更简单。     

新型制导律在变质心再入飞行器中的应用

研究了变质心再入飞行器动力学模型以及精确制导两方面的问题.基于分析力学中的虚位移原理,设计了一种再入飞行器新型最优制导律。采用解析法预测弹道落点,通过对最优虚位移的搜索,求解出总升力的最佳方向.推导了变质心动力学模型,以质量块为制导控制系统的执行机构,实现变质心再入飞行器的机动飞行.研究发现:质心变化引起的附加力矩是气动稳定力矩系数的函数;该制导律对过载并无要求。仿真结果表明:平均计算3次解析弹道即可完成一次制导指令,经制导控制后最终落点误差在10 m以内.     

动态调整航向角误差走廊的侧向制导策略

针对传统的侧向制导方法在气动参数存在不确定性时,因气动力和倾侧角剖面的变化而造成较大的制导误差,提出了一种基于动态航向角误差走廊的侧向制导方法.根据参考航向角误差走廊和实际升阻比的估计值在线调整航向角误差门限.在飞行轨迹末端根据当前速度和航向角误差的导数对反转点进行预测.该制导方法对气动参数摄动具有较强的鲁棒性,并避免...     

基于访问区域特征的高速地址翻译方法

针对系统级二进制翻译器在虚拟/物理地址转换中出现的性能瓶颈问题,提出一种基于指令、数据和堆栈等访问区域特征的快速地址转换方法.该方法在翻译态时识别不同区域的内存访问指令,并根据区域特征采取不同的优化算法,对于指令区域和数据区域采用编译时地址转换算法,对于堆栈区域采用连续页面映射算法.在开源高速指令模拟器QEMU上运行嵌入式CPU测试基准程序PowerStone.结果表明,运行态地址转换过程减少了1%~65%,运行态执行周期数减少了11%~38%.     

梯形图与指令表互换算法的研究

梯形图和指令表之间互换算法的研究是PLC发展的一项关键技术,目前采用的互换算法是通过AOV图实现二者之间的转换,但是该算法效率不高.研究提出了基于森林和二叉树实现梯形图与指令表相互转换的一种新算法,该转换算法将梯形图映射成森林,然后由森林建立对应的二叉树来表示其逻辑关系,通过遍历二叉树来实现PLC梯形图与指令表的互换.该算法简单快速,其正确性和可行性在PLC的编程软件平台上得到了验证.     

跨平台仿真系统的远程调试器设计

远程调试器是排除跨平台仿真系统错误的有效工具。介绍了x86到申威处理器的跨平台仿真系统ARCH-BRIDGE及其动态二进制翻译机制,给出了其远程调试器设计和实现方法,并解决了动态二进制翻译优化条件下的断点设置、单步执行等调试命令的处理问题。     

AltiVec指令集模拟器的建模和实现

指令集模拟器（ISS）是研究新处理器架构必不可少的方法,研究基于AltiVec指令集建立SystemC模型,提出利用底层虚拟机技术来实现AltiVec ISS.实验表明,该模式比目前实现ISS的几种方法,如解释型编译、静态型编译、动态翻译技术等性能更为优化,且具有一定的灵活性.     

论反汇编程序的设计

本文介绍反汇编程序的设计原理和设计方法,即用右线性文法描述汇编语言的指令系统,并借助于正规文法与有限自动机的等价性,构造识别汇编语言指令代码的识别器。最后依据所识别的指令代码查助忆符表,实现从机器代码到助忆符的翻译。本文用Z—80微处理机的汇编语言做例子进行叙述。     

I386到Alpha动态二进制翻译中的代码缓存管理优化

动态二进制翻译是跨平台软件移植的最重要手段之一,如何对其进行优化,提高翻译效率一直是研究的热点。文章对I386到Alpha平台的动态二进制翻译进行了研究,提出了一种较好的翻译缓存管理策略,在FIFO的基础上将翻译缓存划分为两级进行管理。以QEMU动态二进制翻译器为实验平台进行测试,结果表明,采用此方法可以提升翻译速度约3%。     

I386到Alpha动态二进制翻译中的代码缓存管理优化

动态二进制翻译是跨平台软件移植的最重要手段之一,如何对其进行优化,提高翻译效率一直是研究的热点。文章对I386到Alpha平台的动态二进制翻译进行了研究,提出了一种较好的翻译缓存管理策略,在FIFO的基础上将翻译缓存划分为两级进行管理。以QEMU动态二进制翻译器为实验平台进行测试,结果表明,采用此方法可以提升翻译速度约3%。     

二进制遗传算法和八进制遗传算法的函数优化结果比较

研究了遗传算法在寻找函数最优值方面的应用,比较分析了二进制遗传算法和八进制算法的函数优化结果。计算机仿真的结果表明二进制编程遗传算法在函数优化中要优于八进制编码遗传算法。