基于神经网络的片上互连线电感提取法

通过将具有自学习能力和记忆功能的神经网络应用于平行导体间的电感计算，结合移动窗口方法搜索作用域，实现片上互连寄生电感参数提取。仿真例子表明，此方法能够快速、有效地实现电感提取，可作为VLSI互连线性能分析、设计的有效向导。     

3-D寄生电阻电容线性元计算的并行实现

ＶＬＳＩ电路中，深亚微米工艺及多层布线技术的广泛应用使互连寄生效应成为制约电路性能的主要因素，直接边界元素法３－Ｄ寄生电阻电容提取的计算量很大，采用并行计算是快速提取的重要途径之一。     

3—D寄生电阻电容线性元计算的并行实现

ＶＬＳＩ电路中，深亚微米工艺及多层布线技术的广泛应用使互连寄生效应成为制约电路性能的主要因素，直接边界元素法３－Ｄ寄生电阻电容提取的计算量很大，采用并行计算是快速提取的重要途径之一。     

RF CMOS工艺片上MOM电容的宽频带建模与验证

提出了一种新的基于RF CMOS技术的金属-氧化物-金属(MOM)电容宽频带建模方法。为了提高模型精度、扩展有效频带,模型在构造时加入了测试焊盘和输入/输出互连线的等效电路。测试结构是基于自身物理结构进行架构的,充分考虑了其在高频时引入的各种寄生效应。互连线模型考虑了高频时的趋肤效应。通过解析提取的方法,在低频时提取测试结构引入的容性和阻性寄生参数。采用物理公式计算互连线的等效电感和电阻以及高频下互连线产生的趋肤效应参数初值。对于模型拓扑结构和参数提取方法,采用40 nm RF CMOS工艺上设计所得连带测试结构MOM电容数据进行验证。在0.25～110 GHz的频率范围内,可得测试和仿真的S参数精确吻合。     

65 nm的互连线工艺灵敏度分析

集成工艺尺寸的不断缩小使得工艺偏离效应(process variation)成为实现集成电路高成品率设计的关键.本文通过互连线工艺灵敏度分析来探讨工艺偏离效应问题.首先利用TCAD软件仿真单变量试验样本,对仿真样本数据统计3-σ值,定性分析灵敏度关系.然后用最小二乘法拟合曲线,定量分析65nm的互连线工艺灵敏度.分析结果表明互连线寄生参数随互连线宽度变化最为显著.     

高速电路倒装互连结构的不连续性分析

针对倒装互连结构的不连续性,建立了各部分结构的解析式,结合等效电路以及全波仿真模型,利用仿真软件进行电路参数提取,解释了连接器件各个部分的物理意义,研究了封装的寄生参数对器件的影响。对于高速互连结构中普遍的不连续性,如焊点和传输线互连处等的信号特性进行仿真。可以找出有效的模型改进参数,使结构得到优化。应用仿真结果确定实验测试的方法,在保证模型特性的前提下,有效地降低了实验成本。最后对仿真结果进行了实验验证,并且有较好的一致性。     

使用大规模存储器电路的PEX技术研究

随着集成电路(IC)制造工艺向深亚微米逐渐深入,寄生参数对IC的性能影响越来越大,因此对寄生参数的提取及分析(后仿真)也就显得愈发重要。文章以寄生参数提取的原理及基本方法为引入,分析寄生RC参数产生机制和计算方法,并以含有大规模存储单元的IC设计为例,研究如何利用现有的提取工具解决提取效率的问题,提出了模块划分、重复利用、参数定位和反标配置等操作方案,重点分析基于calibre XRC的PEX在IC设计中遇到的问题,并结合实际情况给出合适的解决方案。     

精确区分器件和互连寄生电阻电容的方法研究

随着器件线宽的不断缩小,在集成电路仿真中互连线延迟所占的比重逐渐变大,而MOSFET延迟所占的比重慢慢减小,这就意味着互连的寄生电阻电容对延迟的影响越来越大.研究了如何区分并计算器件部分和互连部分的寄生电阻电容.其中区分本地互连寄生电阻电容和器件电阻电容是关键.以90 nm器件为例,通过提取不同部分的寄生电阻电容,对环形振荡器进行延迟仿真,得到了它们对延迟的影响.通过不同的测试结构达到精确计算器件寄生电阻电容的目的,最终实现了对电路的精确仿真.     

VLSI随机工艺变化下互连线建模与延迟分析

目前互连线的工艺变化问题已成为影响超大规模集成电路性能的重要因素.考虑了互连线工艺变化的空间相关性,将工艺参数变化建模为具有自相关性的随机过程,采用数值仿真及拟合方法得到寄生参数的近似表达式,最后基于Elmore延迟度量分析了随机工艺变化对互连延迟的影响,提出了工艺变化下互连延迟统计特性的估算方法,并通过仿真实验对方法的有效性进行了验证.     

数模混合高速集成电路封装基板协同设计与验证

介绍了数模混合高速集成电路(IC)封装的特性以及该类封装协同设计的一般分析方法.合理有效的基板设计是实现可靠封装的重要保障,基于物理互连设计与电设计协同开展的思路,采用Cadence APD工具以及三维电磁场仿真工具实现了特定数模混合高速集成电路(一款探测器读出电路)的封装设计与仿真论证,芯片封装后组装测试,探测器系统性能良好,封装设计达到预期目标.封装电仿真主要包含:封装信号传输通道S参数提取、电源/地网络评估,探测器读出芯片封装体互连通道设计能满足信号带宽为350 MHz(或者信号上升时间大于1 ns)的高速信号的传输.封装基板布线设计与基板电设计协同分析是提高数模混合高速集成电路封装设计效率的有效途径.     

LEACH及其演进路由协议分析与仿真

为使整个无线传感器网络的性能最优、寿命最长,充分发挥每一个节点的作用,网络路由的设计至关重要。首先分析了无线传感器网络路由协议所面临的诸多挑战,然后针对无线传感器网络的LEACH路由协议及其演进协议PEGASIS和HEED进行了深入研究,并利用理论分析的方法,全面比较了几种路由协议在网络寿命与时延方面的性能,最后给出了相应的仿真流程及仿真结果。     

A novel FPGA-programmable switch matrix interconnection element in quantum-dot cellular automata

The Quantum-dot cellular automata (QCA) is a novel nanotechnology, promising extra low-power, extremely dense and very high-speed structure for the construction of logical circuits at a nanoscale. In this paper, initially previous works on QCA-based FPGA’s routing elements are investigated, and then an efficient, symmetric and reliable QCA programmable switch matrix (PSM) interconnection element is introduced. This element has a simple structure and offers a complete routing capability. It is implemented using a bottom-up design approach that starts from a dense and high-speed 2:1 multiplexer and utilise it to build the target PSM interconnection element. In this study, simulations of the proposed circuits are carried out using QCAdesigner, a layout and simulation tool for QCA circuits. The results demonstrate high efficiency of the proposed designs in QCA-based FPGA routing.     

无线Mesh网中基于信道感知的多径路由判据

无线Mesh网是一种新型的宽带无线接入网络,其中路由算法的设计是一个非常活跃的研究领域。WCETT路由判据仅适于单径路由协议,但是多路径路由能够提供负载平衡和较高的总带宽。为了提高网络性能,在综合考虑无线链路质量和信道间干扰的基础上,提出了一种新的多径路由判据CAM-WCETT。仿真结果表明,该方案能显著提高网络的吞吐量。     

IP网路由优化方案

网络设计时应充分考虑到备份,设计成双出口双路由,正常情况下备用链路上的流量应该很低,但实际维护网络过程中发现备用链路平时存在较大流量,为完善网络路由结构,尽量达到路由的合理化,降低备用中继带宽,对IP网存在的路由问题进行分析,详细检查配置及模拟网络路由现状,找到出现此问题的原因,通过调整设备上network与ip access-list extended参数解决此问题,此方法实施后备用链路流量降下来,达到预期的结果。     

应用P2P网络实现基于内容的发布订阅系统

构建大规模分布式基于内容的发布订阅系统仍然面临挑战。大多数现存的系统使用简单、事先定义的、静态的覆盖网络拓扑结构,这导致其具有较差的伸缩性和容错性。提出了一个构建于P2P网络之上的基于内容的发布/订阅系统,借助Pastry网络实现了基于内容的路由协议,其路由算法通过集中点机制避免了全局网络广播并且具有自组织和容错的特性,能够处理任意节点或者链路的失效。仿真结果表明该系统具有较好的路由效率和伸缩性,事件代理所需维护的路由表也更小。     

A Novel All-Optical Routing Architecture for Optical Packet Switched Networks

Increasing bandwidth demand, mostly driven by the Internet Protocol (IP), has made researchers consider to deploy all-optical devices into packet switched networks. Despite huge bandwidth of the optical communication links (optical fiber) the usable capacity is limited due to bottlenecks (congestions) at the switching nodes. In this paper, a novel all-optical routing architecture is proposed for optical packet switched networks. In the design, practical optical devices (gratings, threshold elements, optical delays, and couplers) have been improved and exploited in order to integrate into an all-optical routing device. The system has been implemented and simulated by using an photonics simulation package (VPI-Virtual Photonics). The packets conveying a three-bit routing information tag at the bit rate of 10 Gbps have been successfully routed between two links. Some of the components are standard tools of the simulation package and some needed to be designed using the transfer function or theory developed in the literature. Noise and losses associated to the nonideal nature of the components are considered in the simulation as well.     

基于约束路由的绿色虚拟拓扑设计算法

摘 要：针对Internet核心网日益严重的能耗问题,建立了绿色虚拟拓扑设计(GVTD)问题的形式化模型,通过业务汇聚、按需配置网络资源、动态虚拟拓扑设计和多粒度睡眠机制降低网络能耗。提出了一种基于约束路由的启发式算法——CBR-GVTD算法,利用单跳路由和多跳路由相结合的方法构建网络虚拟拓扑,并通过基于约束的路由实现网络功耗与路由性能的折衷。模拟结果表明,CBR-GVTD算法可在接口平均利用率为80%~90%和最大路由跳数不超过5的条件下,最多可降低62%~90%的网络功耗     

Passive cluster-based multipath routing protocol for wireless sensor networks

Energy efficiency and quality of service (QoS) are both essential issues in the applications of wireless sensor networks (WSNs) all along, which are mainly reflected in the development of routing and MAC protocols. However, there is little design for achieving the dual performances simultaneously. In this paper, we develop a practical passive cluster-based node-disjoint many to one multipath routing protocol to satisfy the requirements of energy efficiency and QoS in practical WSNs. Passive clustering approach is put to use in the first round, while active clustering technique is taken in the other rounds. Implementation of smart delay strategy makes the cluster distribute uniformly, as well as lessen the number of nodes that have taken part in routing. Among cluster heads, a node-disjoint many to one multipath routing discovery algorithm, which is composed of the optimal path searching process and multipath expansion process, is implemented to find multiple paths at the minimum cost. The simulation results show the proposed protocol achieved very good performance both in energy efficiency and QoS.     

移动自组网AODV协议的优化设计与仿真测试

在提出移动自组网AODV优化协议——AODV—PC的基础上，对该路由协议的设计，在NS2中的实现、仿真和性能分析的整个过程做了详细的阐述。通过仿真表明，引入路径收集机制的AODV—PC协议在提高分组发送成功率、降低路由开销、缩短端端延迟方面效果比另一种带路径收集机制的AODV-PA协议更加显著。